Simultaneous access arbitration in

Simultaneous access arbitration in asynchronous dual-ports

Last Updated: May 28, 2014
Question:
- What happens if I try to access the same memory location from both ports at the same time?- If I read from one port and write from another at the same time, what data will be read out?- What happens if I write to the same address from both ports?

Answer:
First of all, there is a very detailed discussion of asynchronous dual-port operation in the application note "

Understanding Asynchronous Dual-Port RAMs " In the appnote, there is a detailed description about simultaneous access.

All asynchronous dual-ports come with arbitration logic and BUSY signals to handle situations where both ports are trying to access the same memory location. If one port is accessing a certain memory location, and the other port tries to access the same location more than tPS (port set-up priority) later, then the second port will receive a BUSY signal no matter what type of access it is trying to do. The following is a break down of what would occur:

First port reading, second port reading:
If both ports are trying to read from the same memory location, the first port is completely unaffected (the data in the memory will be driven on the data lines). The second port will receive a BUSY signal, but it will still be able to read the data.

First port reading, second port writing:
If the second port is trying to write into the same location, again it will receive a BUSY signal. This time it will be prevented from writing until the BUSY signal goes away which happens when the first port is no longer reading from that memory location. So in this situation, the BUSY signal impedes the write operation.

First port writing, second port reading:
If the second port is trying to read, it will receive a BUSY signal, but still be allowed to read the data. There is no guarantee as to what data is being read in this situation, though. It could be the old data, the new data, or some combination of both. To be safe, in these situations the second port should take the BUSY signal as an "invalid" signal and re-request the read after the BUSY signal goes away.

First port writing, second port writing:
In this situation, the second port will receive a BUSY signal and the write operation will be impeded. The first port will be able to successfully write into the memory location.

The four situations above are for the case where there is definitely one port that gains access to the memory location before the other port. The timing constraint that defines this is tPS. If both ports try to access the same memory location within tPS or less of each other (defined as a simultaneous access), then the arbitration logic on the device will declare a winner and a loser. The losing port receives a BUSY signal and the scenarios above are played out. There is no way to predict which port wins, however. This is why when multiple dual-ports are used in width expansion, there has to be a single master device and all of the other devices are slaves. The master decides who wins arbitration and sends a BUSY output. The slaves have BUSY inputs that come from the master and the slave devices adhere to the master's decision. Otherwise there is the chance that one device picks a different winning port than another device. This is described further in the Knowledge Base article "BUSY signals when cascading asynchronous dual-ports".

ผลลัพธ์ (ไทย) 1:

เข้าศูนย์อนุญาโตตุลาการในพอร์ตสองแบบอะซิงโครนัสปรับปรุงล่าสุด: 28 พฤษภาคม 2014คำถาม: -อะไรเกิดขึ้นถ้าพยายามเข้าถึงตำแหน่งหน่วยความจำเดียวกันจากพอร์ตทั้งในเวลาเดียวกันหรือไม่ -ถ้าอ่านจากหนึ่งพอร์ต และเขียนจากในเวลาเดียวกัน สิ่งข้อมูลจะอ่านออกหรือไม่ - เกิดอะไรขึ้นถ้าฉันเขียนไปยังที่อยู่เดียวกันจากทั้งสองพอร์ตคำตอบ: ก่อนอื่น มีการสนทนาที่ละเอียดมากของสองพอร์ตการดำเนินการแบบอะซิงโครนัสในบันทึกโปรแกรมประยุกต์"เข้าใจรามส์พอร์ต Dual แบบอะซิงโครนัส "ใน appnote มีคำอธิบายโดยละเอียดเกี่ยวกับการเข้าถึงพร้อม ๆ กันแบบอะซิงโครนัสทั้งหมดพอร์ตคู่มากับตรรกะอนุญาโตตุลาการและสัญญาณว่างเพื่อจัดการกับสถานการณ์ที่พอร์ตทั้งสองกำลังพยายามเข้าถึงตำแหน่งหน่วยความจำเดียวกัน ถ้าพอร์ตหนึ่งกำลังเข้าถึงตำแหน่งหน่วยความจำบางอย่าง พอร์ตอื่นพยายามเข้าถึงเดียวกันที่ตั้งมากกว่า tPS (ท่าตั้งค่าลำดับความสำคัญ) ในภายหลัง แล้วท่าที่สองจะได้รับสัญญาณว่างไม่ว่าชนิดใดถึงจะพยายามที่จะทำ ต่อไปนี้เป็นตัวแบ่งลงอะไรจะเกิดขึ้น:ก่อน พอร์ตอ่าน พอร์ตที่สองอ่าน:ถ้าพอร์ตทั้งสองพยายามที่จะอ่านจากตำแหน่งหน่วยความจำเดียวกัน พอร์ตแรกรับผลกระทบทั้งหมด (ข้อมูลในหน่วยความจำจะควบคุมบรรทัดข้อมูล) ท่าที่สองจะได้รับสัญญาณว่าง แต่จะยังคงสามารถอ่านข้อมูลก่อน พอร์ตอ่าน เขียนท่าที่สอง:ถ้าพอร์ตที่สองพยายามเขียนในสถานที่เดียวกัน อีกครั้งก็จะได้สัญญาณว่างไม่ว่าง เวลานี้จะไม่เกิดจากการเขียนจนกว่าสัญญาณว่างไปซึ่งเกิดขึ้นเมื่อพอร์ตแรกไม่ อ่านจากหน่วยความจำที่ ดังนั้น ในกรณีนี้ สัญญาณว่าง impedes การเขียนก่อน ท่าเขียน พอร์ตที่สองอ่าน:ถ้าพอร์ตที่สองพยายามอ่าน มันจะรับสัญญาณว่าง แต่ยังคง สามารถอ่านข้อมูล ไม่มีการรับประกันว่าข้อมูลจะถูกอ่านในสถานการณ์นี้ แม้ว่า มันอาจเป็นข้อมูลเก่า ข้อมูลใหม่ หรือบางชุดของทั้งสอง เพื่อให้ปลอดภัย ในกรณีนี้พอร์ตที่สองควรใช้สัญญาณว่างเป็นสัญญาณ "ถูกต้อง" และอีกครั้งขอให้อ่านหลังจากสัญญาณว่างไม่ว่างไปก่อน ท่าเขียน เขียนท่าที่สอง:ในสถานการณ์นี้ ท่าที่สองจะได้รับสัญญาณว่าง และจะ impeded การเขียน ท่าแรกจะเสร็จเรียบร้อยแล้วเขียนลงในตำแหน่งหน่วยความจำได้สถานการณ์สี่ข้างต้นมีสำหรับกรณีไม่มีแน่นอนท่าเดียวที่เข้าถึงตำแหน่งหน่วยความจำก่อนท่าเรืออื่น ๆ ข้อจำกัดของระยะเวลาที่กำหนดนี้เป็น tPS ถ้าพอร์ตทั้งพยายามเข้าถึงตำแหน่งหน่วยความจำเดียวกันภาย ใน tPS หรือน้อยกว่ากัน (กำหนดเป็นการเข้าถึงพร้อมกัน), แล้วตรรกะอนุญาโตตุลาการบนอุปกรณ์จะประกาศเป็นผู้ชนะและใครที่ ท่าเรือที่แพ้ได้รับสัญญาณว่าง และสถานการณ์ดังกล่าวจะเล่นออก มีวิธีการทำนายที่ท่าชนะ อย่างไรก็ตาม นี่คือเหตุผลที่เมื่อขยายความกว้างใช้หลายคู่พอร์ต มีเป็น อุปกรณ์หลักเดียว และอุปกรณ์อื่น ๆ ทั้งหมดเป็นทาส หลักการตัดสินใจที่อนุญาโตตุลาการเป็นผู้ชนะ และส่งผลที่ว่าง ทาสมีช่องว่างที่มาจากต้นแบบ และอุปกรณ์ทาสยึดมั่นหลักการตัดสินใจ มิฉะนั้น มีโอกาสที่อุปกรณ์หนึ่งรับพอร์ชนะแตกต่างกว่าอุปกรณ์อื่น อธิบายเพิ่มเติมในบทความฐานความรู้ "ว่างสัญญาณเมื่อเรียงซ้อนสองพอร์ตแบบอะซิงโครนัส" อยู่

ผลลัพธ์ (ไทย) 2:

อนุญาโตตุลาการเข้าถึงพร้อมกันในพอร์ตแบบ dual-ตรงกันล่าสุดวันที่: 28 พฤษภาคม 2014 คำถาม: - เกิดอะไรขึ้นถ้าฉันพยายามที่จะเข้าถึงตำแหน่งหน่วยความจำเดียวกันจากพอร์ตทั้งสองในเวลาเดียวกัน - ถ้าผมอ่านจากหนึ่งพอร์ตและเขียนจากที่อื่นที่? ขณะเดียวกันสิ่งที่ข้อมูลจะถูกอ่านออก - เกิดอะไรขึ้นถ้าผมเขียนไปยังที่อยู่เดียวกันจากพอร์ตทั้งสอง? คำตอบ: ก่อนอื่นมีการอภิปรายรายละเอียดมากของการดำเนินงานแบบ dual-พอร์ตตรงกันในหมายเหตุการประยุกต์ใช้ "ความเข้าใจไม่ตรงกันคู่-port เรียงกัน "ใน appnote ที่มีคำอธิบายรายละเอียดเกี่ยวกับการเข้าถึงพร้อมกัน. ทุกพอร์ตคู่ไม่ตรงกันมาพร้อมกับตรรกะอนุญาโตตุลาการและสัญญาณไม่ว่างที่จะจัดการกับสถานการณ์ที่พอร์ตทั้งสองพยายามที่จะใช้สถานที่ที่หน่วยความจำเดียวกัน หากหนึ่งในพอร์ตการเข้าถึงตำแหน่งหน่วยความจำบางอย่างและพอร์ตอื่น ๆ พยายามที่จะเข้าถึงตำแหน่งเดียวกันมากกว่า TPS (พอร์ตจัดลำดับความสำคัญการตั้งค่า) ต่อมาแล้วพอร์ตที่สองจะรับสัญญาณไม่ว่างไม่ว่าสิ่งที่ชนิดของการเข้าถึงจะพยายาม ทำ. ต่อไปนี้คือทำลายลงของสิ่งที่จะเกิดขึ้น: การอ่านพอร์ตแรกอ่านพอร์ตสอง: ถ้าพอร์ตทั้งสองกำลังพยายามที่จะอ่านจากตำแหน่งหน่วยความจำเดียวกันพอร์ตแรกจะสมบูรณ์ได้รับผลกระทบ (ข้อมูลในหน่วยความจำจะถูกขับเคลื่อนด้วยกับข้อมูลที่ สาย) พอร์ตที่สองจะรับสัญญาณไม่ว่าง แต่ก็ยังจะสามารถที่จะอ่านข้อมูล. อ่านพอร์ตแรกเขียนพอร์ตสอง: ถ้าพอร์ตที่สองคือการพยายามที่จะเขียนในสถานที่เดียวกันอีกครั้งก็จะได้รับสัญญาณไม่ว่าง เวลาที่นี้จะได้รับการป้องกันจากการเขียนจนสัญญาณไม่ว่างออกไปซึ่งเกิดขึ้นเมื่อพอร์ตแรกคือการอ่านไม่ได้จากที่ตั้งหน่วยความจำที่ ดังนั้นในสถานการณ์เช่นนี้ไม่ว่างสัญญาณขัดขวางการดำเนินการเขียน. เขียนพอร์ตแรกอ่านพอร์ตสอง: ถ้าพอร์ตที่สองคือการพยายามที่จะอ่านก็จะรับสัญญาณไม่ว่าง แต่ยังคงได้รับอนุญาตให้อ่านข้อมูล มีการรับประกันเป็นสิ่งที่ข้อมูลจะถูกอ่านในสถานการณ์นี้แม้ว่า มันอาจจะเป็นข้อมูลเก่าที่ข้อมูลใหม่หรือการรวมกันของทั้งสองบาง เพื่อความปลอดภัยในสถานการณ์เหล่านี้พอร์ตที่สองควรใช้สัญญาณไม่ว่างเป็น "ไม่ถูกต้อง" สัญญาณและ re-คำขออ่านหลังจากที่สัญญาณไม่ว่างออกไป. เขียนพอร์ตแรกเขียนพอร์ตสอง: ในสถานการณ์เช่นนี้พอร์ตที่สองจะ รับสัญญาณไม่ว่างและการดำเนินการเขียนจะถูกขัดขวาง พอร์ตแรกจะสามารถประสบความสำเร็จเขียนลงในที่ตั้งหน่วยความจำ. สี่สถานการณ์ดังกล่าวเป็นกรณีที่มีแน่นอนหนึ่งพอร์ตที่ได้รับการเข้าถึงตำแหน่งหน่วยความจำก่อนที่พอร์ตอื่น ๆ ข้อ จำกัด ระยะเวลาที่กำหนดนี้ TPS ถ้าพอร์ตทั้งสองพยายามที่จะเข้าถึงตำแหน่งหน่วยความจำเดียวกันภายใน TPS หรือน้อยกว่าของแต่ละอื่น ๆ (ตามที่กำหนดเข้าถึงพร้อมกัน) แล้วตรรกะอนุญาโตตุลาการบนอุปกรณ์จะประกาศผู้ชนะและผู้แพ้ สูญเสียพอร์ตรับสัญญาณไม่ว่างและสถานการณ์ดังกล่าวได้ออกมาเล่น ไม่มีทางที่จะคาดการณ์ที่พอร์ตชนะไม่เป็น แต่ ด้วยเหตุนี้เมื่อหลายคู่พอร์ตที่ใช้ในการขยายความกว้างจะต้องมีอุปกรณ์หลักเดียวและทั้งหมดของอุปกรณ์อื่น ๆ ที่เป็นทาส ต้นแบบตัดสินใจที่ชนะการตัดสินและส่งผลลัพธ์ที่ไม่ว่าง ทาสมีปัจจัยการผลิตไม่ว่างที่มาจากต้นแบบและอุปกรณ์ทาสเป็นไปตามการตัดสินใจของเจ้านาย มิฉะนั้นมีโอกาสที่เครื่องหนึ่งหยิบพอร์ตชนะแตกต่างจากอุปกรณ์อื่น นี้จะอธิบายต่อไปในบทความฐานความรู้ "สัญญาณไม่ว่างเมื่อซ้อนพอร์ตคู่ไม่ตรงกัน"

ผลลัพธ์ (ไทย) 3:

เข้าใช้งานพร้อมกันอนุญาโตตุลาการในแบบ Dual พอร์ต

แก้ไขล่าสุดเมื่อ : 28 พฤษภาคม 2014

- ถาม : จะเกิดอะไรขึ้นถ้าฉันพยายามที่จะเข้าถึงตำแหน่งหน่วยความจำเดียวกันจากท่าเรือทั้งสองในเวลาเดียวกัน - ถ้าผมอ่านจากพอร์ตหนึ่งและเขียนจากที่อื่นในเวลาเดียวกัน สิ่งที่ข้อมูลจะถูกอ่านออกมา - จะเกิดอะไรขึ้นถ้าฉันเขียนไปยังที่อยู่เดียวกันจากทั้งสองพอร์ต ? ตอบ

:
ครั้งแรกของทั้งหมดมีรายละเอียดมาก การอภิปรายแบบ Dual พอร์ตที่ใช้ในการบันทึก "

เข้าใจแบบ Dual พอร์ต แกะ " ใน appnote มีรายละเอียดเกี่ยวกับการเข้าถึงพร้อมกัน

พอร์ตแบบ Dual มาพร้อมกับตรรกะอนุญาโตตุลาการและสัญญาณไม่ว่างที่จะจัดการกับสถานการณ์ที่ท่าเรือทั้งสองพยายามที่จะเข้าถึงตำแหน่งหน่วยความจำเดียวกัน .ถ้าพอร์ตหนึ่งในการเข้าถึงตำแหน่งหน่วยความจำบางและพอร์ตอื่น ๆพยายามที่จะเข้าถึงสถานที่เดียวกันมากกว่า TPS ( พอร์ตการตั้งค่าลำดับความสำคัญ ) หลังจากนั้น พอร์ตที่สองจะได้รับสัญญาณไม่ว่างไม่ว่าชนิดของการเข้าถึงมีการพยายามที่จะทำ ต่อไปนี้เป็นตัวแบ่งลงของสิ่งที่จะเกิดขึ้น : การอ่านพอร์ตแรก


อ่านสองพอร์ต :ถ้าท่าเรือทั้งสองพยายามที่จะอ่านจากตำแหน่งหน่วยความจำเดียวกันพอร์ตแรกหมดเลย ( ข้อมูลในหน่วยความจำจะถูกขับเคลื่อนบนสายข้อมูล ) พอร์ตที่สองจะได้รับสัญญาณไม่ว่าง แต่จะยังคงสามารถที่จะอ่านข้อมูล อ่าน เขียน พอร์ตพอร์ตแรก

2
ถ้าพอร์ตที่สองคือพยายามที่จะเขียนลงในตำแหน่งเดิม อีกครั้ง ก็จะได้รับสัญญาณไม่ว่างคราวนี้ก็จะสามารถป้องกัน จากการเขียนถึงสัญญาณไม่ว่างไปซึ่งเกิดขึ้นเมื่อพอร์ตแรกไม่อ่านจากตำแหน่งหน่วยความจำที่ ดังนั้นในสถานการณ์นี้ สัญญาณไม่ว่างสนใจเขียนงาน

แรกพอร์ต การเขียน การอ่านพอร์ตที่สอง :
ถ้าพอร์ตที่สองคือพยายามที่จะอ่านก็จะได้รับสัญญาณไม่ว่าง แต่ยังได้รับอนุญาตให้อ่านข้อมูลไม่มีการรับประกันว่าข้อมูลจะถูกอ่านในสถานการณ์นี้แม้ว่า มันอาจเป็นข้อมูลเก่า ข้อมูลใหม่หรือการรวมกันของทั้งสองบาง เพื่อความปลอดภัย ในสถานการณ์เหล่านี้พอร์ตที่สองควรใช้สัญญาณไม่ว่างเป็น " สัญญาณที่ไม่ถูกต้อง " และขอหลังจากอ่านสัญญาณไม่ว่างไป

แรกพอร์ตสองพอร์ต :
เขียน การเขียน ในสถานการณ์นี้พอร์ตที่สองจะได้รับสัญญาณไม่ว่างและเขียนการดำเนินการจะขัดขวาง . พอร์ตแรกจะสามารถเขียนลงในตำแหน่งหน่วยความจำ

4 สถานการณ์ข้างต้น เป็นกรณีที่มีแน่นอนหนึ่งพอร์ตที่ได้รับการเข้าถึงตำแหน่งหน่วยความจำก่อนที่พอร์ตอื่น ๆ เวลาทำการที่กำหนดนี้เป็น TPS .ถ้าท่าเรือทั้งสองพยายามที่จะเข้าถึงเดียวกันที่อยู่ภายในหน่วยความจำ TPS หรือน้อยของแต่ละอื่น ๆ ( เช่นการเข้าถึงพร้อมกัน ) แล้วอนุญาโตตุลาการตรรกะบนอุปกรณ์จะประกาศผู้ชนะและผู้แพ้ ที่แพ้ท่าเรือได้รับสัญญาณไม่ว่าง และสถานการณ์ข้างต้น จะ เล่นออก มีวิธีการทำนายที่ท่าเรือ ชนะ แต่ นี่คือเหตุผลที่เมื่อหลายพอร์ตคู่ที่ใช้ในการขยายกว้างจะต้องมีอุปกรณ์หลักเดียวและทั้งหมดของอุปกรณ์อื่น ๆ เป็นทาส หลักตัดสินว่าใครชนะการอนุญาโตตุลาการและส่งออกยุ่ง ทาสยุ่งมากกระผมมาจากเจ้านายและทาสอุปกรณ์ยึดการตัดสินใจของเจ้านาย ไม่งั้นไม่มีโอกาสที่อุปกรณ์หนึ่งเลือกที่แตกต่างกันชนะพอร์ตกว่าอุปกรณ์อื่นนี้จะอธิบายต่อไปในบทความฐานความรู้ " ยุ่งสัญญาณเมื่อพอร์ต ซ้อน " แบบคู่