A block diagram of the Tukwila proc

A block diagram of the Tukwila processor is shown in Fig. 3. The die contains four multi-threaded high performance 64 bit cores. Associated with each core is 6 MB of level three cache implementing the Intel Cache Safe Technology [3]. A system interface is designed around a 12 port crossbar router that allows
communication between the four cores, two home agents, and six IO channels. Associated with each home agent is a 1MB directory cache in support of a directory-based cache coherence protocol. Dual integrated memory controllers allow communication to system memory through four full duplex FBD2 channels with a peak bandwidth of 34 GB/s. Four full width and two half width Intel QuickPath Interconnects (QPI) [4] allow
processor to IO and processor-to-processor communication at a peak bandwidth of 96 GB/s. To connect the system interface to the core and IO physical layer, Tukwila implements a synchronizer and routing architecture that is distributed across the die. Finally, the charge rationing (QR) controller monitors chip activity factor, and together with the Tukwila clock system, allows dynamic modulation of the core voltage and frequency within a fixed power envelope.

ผลลัพธ์ (ไทย) 1:

บล็อคไดอะแกรมของตัวประมวลผล Tukwila แสดงใน Fig. 3 ตายประกอบด้วยสี่แกน 64 บิตประสิทธิภาพสูงหลายเธรด เกี่ยวข้องกับแต่ละหลักคือ 6 MB ของแคสามระดับที่ใช้ Intel แคปลอดภัยเทคโนโลยี [3] อินเทอร์เฟซระบบจะออกแบบพอร์ต 12 ท่อนเหล็กเตอร์ที่ช่วยให้การสื่อสาร ระหว่างแกนสี่ ตัวแทนบ้านสอง IO 6 ช่อง เกี่ยวข้องกับตัวแทนแต่ละบ้านมีแคไดเรกทอรี 1MB สนับสนุนโพรโทคอศักยภาพใช้ไดเรกทอรีการแคช ตัวควบคุมหน่วยความจำรวมคู่อนุญาตให้สื่อสารกับหน่วยความจำระบบผ่านช่อง FBD2 ดูเพล็กซ์เต็มสี่ด้วยแบนด์วิดท์สูงสุดเป็น 34 GB/s สี่เต็มความกว้างและสองให้ความกว้างครึ่ง Intel QuickPath เชื่อมโยง (QPI) [4]การประมวลผล IO และหน่วยประมวลผลประมวลผลสื่อสารที่มีแบนด์วิธสูงสุด 96 GB/s การเชื่อมต่ออินเทอร์เฟซระบบหลักและชั้นทางกายภาพ IO, Tukwila ใช้ synchronizer และสถาปัตยกรรมสายงานการผลิตที่กระจายตาย สุดท้าย ค่าธรรมเนียม rationing (QR) ควบคุมจอภาพชิปัจจัยกิจกรรม และกับระบบนาฬิกา Tukwila ช่วยให้เอ็มแบบไดนามิกของแกนแรงดันไฟฟ้าและความถี่ภายในซองจดหมายไฟฟ้าคง

ผลลัพธ์ (ไทย) 2:

แผนภาพบล็อกของตัวประมวลผลวิลลาแสดงในรูป 3. ตายมีสี่ที่มีประสิทธิภาพสูงแบบมัลติเธรดแกน 64 บิต ที่เกี่ยวข้องกับแต่ละคอร์คือ 6 MB ของแคชระดับสามการใช้เทคโนโลยี Intel แคชปลอดภัย [3] อินเตอร์เฟซระบบได้รับการออกแบบเราเตอร์คานพอร์ต 12
ที่ช่วยให้การสื่อสารระหว่างสี่แกนสองตัวแทนบ้านและหกช่องIO ที่เกี่ยวข้องกับตัวแทนแต่ละบ้านเป็นแคช 1MB ไดเรกทอรีในการสนับสนุนของแคชไดเรกทอรีที่ใช้โปรโตคอลการเชื่อมโยงกัน ควบคุมหน่วยความจำแบบ Dual แบบบูรณาการช่วยให้การสื่อสารกับหน่วยความจำระบบผ่านสี่เพล็กซ์เต็มรูปแบบ FBD2 ช่องทางที่มีแบนด์วิดธ์สูงสุด 34 GB / s สี่เต็มความกว้างและสองครึ่งกว้าง Intel QuickPath อุปกรณ์เชื่อมต่อกัน (QPI) [4]
ช่วยให้การประมวลผลเพื่อIO และการสื่อสารการประมวลผลต่อการประมวลผลที่แบนด์วิดธ์สูงสุด 96 GB / s ในการเชื่อมต่ออินเตอร์เฟซระบบหลักและ IO ชั้นกายภาพวิลลาดำเนิน Synchronizer และสถาปัตยกรรมการกำหนดเส้นทางที่มีการกระจายไปทั่วตาย ในที่สุดการปันส่วนค่าใช้จ่าย (QR) ตรวจสอบการควบคุมปัจจัยกิจกรรมชิปและร่วมกับระบบนาฬิกาวิลลาช่วยให้การปรับแบบไดนามิกของแรงดันไฟฟ้าหลักและความถี่ที่อยู่ในซองจดหมายไฟฟ้าคงที่

ผลลัพธ์ (ไทย) 3:

บล็อกไดอะแกรมของทูคกิลาประมวลผลแสดงไว้ในรูปที่ 3 ตายสี่ชิ้นส่วนที่ประกอบด้วยแกน 64 บิตประสิทธิภาพสูง ที่เกี่ยวข้องกับแต่ละหลัก 6 MB ของแคชระดับสามที่ใช้ Intel แคชปลอดภัยเทคโนโลยี [ 3 ] ระบบอินเตอร์เฟซที่ออกแบบรอบ 12 พอร์ตเราเตอร์ที่ช่วยให้การสื่อสารระหว่างคาน
4 แกน สองตัวแทนบ้านหกช่อง และสายพันธุ์ที่เกี่ยวข้องกับตัวแทนแต่ละบ้านเป็นไดเรกทอรีแคช 1MB แคชสนับสนุนโปรโตคอลการไดเรกทอรีที่ใช้ ตัวควบคุมแบบบูรณาการหน่วยความจำช่วยให้สื่อสารกับระบบหน่วยความจำถึง 4 ช่อง fbd2 เพล็กซ์เต็มรูปแบบด้วยยอดการแบนด์วิดธ์ของ 34 GB / s 4 ความกว้างเต็มและสองครึ่งความกว้างของ Intel quickpath เชื่อม ( qpi ) [ 4 ] ให้
ประมวลผลเพื่อ IO และประมวลผลการสื่อสารประมวลผลอยู่สูงสุด 96 GB / s แบนด์วิดธ์การเชื่อมต่ออินเตอร์เฟซระบบหลักและชั้นกายภาพไอโอ , ทูคกิลาใช้ฐานข้อมูลและเส้นทางสถาปัตยกรรมที่มีการกระจายทั่วตาย ในที่สุดค่าใช้จ่ายปันส่วน ( QR ) ชิปควบคุมจอภาพกิจกรรมปัจจัยและร่วมกับระบบนาฬิกา Tukwila ,ช่วยให้ปรับแบบไดนามิกของแกนแรงดัน และความถี่ในการแก้ไขพลังงาน
ซอง .