The AVR core combines a rich instru

The AVR core combines a rich instruction set with 32 general purpose working registers. All the
32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing two independent
registers to be accessed in one single instruction executed in one clock cycle. The resulting
PORT D (8) PORT B (8) PORT C (7)
USART 0
8bit T/C 2
8bit T/C 0 16bit T/C 1 A/D Conv.
Internal
Bandgap
Analog
Comp.
SPI TWI
Flash SRAM
EEPROM
Watchdog
Oscillator
Watchdog
Timer
Oscillator
Circuits /
Clock
Generation
Power
Supervision
POR / BOD &
RESET
VCC
GND
PROGRAM
LOGIC
debugWIRE
2
GND
AREF
AVCC
DATABUS
PD[0..7] PB[0..7] PC[0..6] ADC[6..7]
6
RESET
XTAL[1..2]
CPU
6
8161DS–AVR–10/09
ATmega48PA/88PA/168PA/328P
architecture is more code efficient while achieving throughputs up to ten times faster than conventional
CISC microcontrollers.

ผลลัพธ์ (ไทย) 1:

รับหลักการรวมคำสั่งรวยด้วย 32 ทะเบียนทำงานทั่วไป ทั้งหมด
ทะเบียน 32 จะเชื่อมต่อโดยตรงไปคณิตศาสตร์ตรรกะหน่วย (เที่ยว ALU), ให้อิสระสอง
ทะเบียนจะเข้าถึงคำสั่งหนึ่งที่ดำเนินการในวงจรนาฬิกาหนึ่งเดียว งบ
C พอร์ตพอร์ต B (8) D พอร์ต (8) (7)
USART 0
8 บิต 2 T/C
บิต 8 T/C 0 16 บิต T/C 1 A/D ปัด
ภายใน
Bandgap
อนาล็อก
ประกอบ
SPI TWI
แฟลช SRAM
EEPROM
จ้อง
Oscillator
จ้อง
เวลา
Oscillator
วงจร /
นาฬิกา
รุ่น
พลังงาน
ดูแล
ปอ / BOD &
ใหม่
VCC
GND
โปรแกรม
ตรรกะ
debugWIRE
2
GND
AREF
AVCC
DATABUS
PD [0..7] PB [0..7] [0..6] ADC[6..7]
6
RESET
XTAL[1..2]
CPU
6
8161DS–AVR–10/09
ATmega48PA/88PA/168PA/328P
PCเพิ่มเติมรหัสที่มีประสิทธิภาพในขณะบรรลุ throughputs ถึงสิบครั้งได้เร็วขึ้นกว่าปกติเป็นสถาปัตยกรรม
ไมโครคอนโทรลเลอร์แบบ CISC นั้น

ผลลัพธ์ (ไทย) 2:

หลัก AVR รวมการเรียนการสอนที่เต็มไปด้วยการตั้งค่าที่มีการลงทะเบียนการทำงานทั่วไป 32 ทั้งหมด
32 ลงทะเบียนที่มีการเชื่อมต่อโดยตรงกับเลขคณิต Logic Unit (ALU) ช่วยให้ทั้งสองที่เป็นอิสระ
ลงทะเบียนเพื่อให้สามารถเข้าถึงการเรียนการสอนในหนึ่งเดียวดำเนินการในวงจรนาฬิกาหนึ่ง ผล
PORT D (8) PORT B (8) PORT C (7)
USART 0
8bit T / C 2
8bit T / C 0 16bit T / C 1 / D Conv
​​ภายใน
bandgap
อนาล็อก
คอมพ์
SPI TWI
แฟลช SRAM
EEPROM
Watchdog
Oscillator
Watchdog
Timer
Oscillator
วงจร /
นาฬิกา
รุ่น
พาวเวอร์
กำกับ
POR / BOD และ
RESET
VCC
GND
โปรแกรม
LOGIC
debugWIRE
2
GND
AREF
AVCC
DATABUS
PD [0 .. 7] PB [0 .. 7] PC [0 .. 6] เอดีซี [6 0.7]
6
RESET
Xtal [1 .. 2]
CPU
6
8161DS-AVR-10/09
ATmega48PA/88PA/168PA/328P
สถาปัตยกรรมเป็นรหัสมีประสิทธิภาพมากขึ้นขณะที่การบรรลุ throughputs ถึงสิบครั้งได้เร็วขึ้นกว่าเดิม
CISC ไมโครคอนโทรลเลอร์

ผลลัพธ์ (ไทย) 3:

ส่วน AVR หลักรวมอุดมการสอนชุด 32 วัตถุประสงค์ทั่วไปงานทะเบียน . ทั้งหมด
32 ลงทะเบียนเชื่อมต่อโดยตรงกับหน่วยคํานวณและตรรกะ ( ALU ) ปล่อยให้สองทะเบียนอิสระ
ต้องเข้าถึงได้ในหนึ่งเดียว การประหารในหนึ่งรอบนาฬิกา ผล
Port D ( 8 ) ( 8 ) พอร์ตพอร์ต B C ( 7 ) usart
0
8 T / C 2
8 T / c 0 16 บิต T / C 1 / D conv.



bandgap ภายในแบบแอนะล็อกคอมพ์ ผิว


SPI EEPROM

มีแฟลช SRAM ะ



วงจร oscillator มีจับเวลา /



นาฬิการุ่นพลังการ&

ปอ / BOD ค่า



ตรรกะโปรแกรม VCC GND GND

debugwire
2



ดาต้าบัสผลิต avcc PD [ 0 . . . . . . . 7 PB [ 0 ] . . . . . . . 7 ] PC [ 6 ] 0 . . . . . . . . . . . . . . 7 ] ADC [ 6
6

xtal ตั้งค่า [ 1 2 ]

6
8161ds CPU ( AVR ) 10 / 09 / 88pa atmega48pa
/ /
168pa 328pสถาปัตยกรรมเป็นรหัสที่มีประสิทธิภาพมากขึ้นในขณะที่การบรรลุ throughputs ถึงสิบครั้งเร็วกว่าเดิม
cisc เอ็ดมันด์ ฮัลเลย์ .