A phase frequency detector (PFD), i

A phase frequency detector (PFD), in electronics, is a device which compares the phase of two input signals. It has two inputs which correspond to two different input signals, usually one from a voltage-controlled oscillator (VCO) and another from some external source. It has two outputs which instruct subsequent circuitry on how to adjust to lock onto the phase.

To form a Phase-locked loop (PLL) the PFD phase error output is fed to a loop filter which integrates the signal to smooth it. This smoothed signal is fed to a voltage-controlled oscillator which generates an output signal with a frequency that is proportional to the input voltage. The VCO output is also fed back to the PFD to form the PLL circuit.

The PFD is an improvement over the phase comparators of early PLLs in that it also provides a frequency error output as well as a phase error signal.

ผลลัพธ์ (ไทย) 1:

ที่ความถี่ตรวจจับเฟส (PFD), อิเล็กทรอนิกส์ เป็นอุปกรณ์ที่เปรียบเทียบเฟสของสัญญาณอินพุตที่สอง มันมีสองอินพุตซึ่งสอดคล้องกับสองอินพุตสัญญาณที่แตกต่าง มักจาก oscillator ที่ควบคุมแรงดันไฟฟ้า (VCO) และอีกกลุ่มจากบางแหล่งภายนอก ซึ่งแนะนำวงจรตามมาเกี่ยวกับวิธีปรับการล็อกเข้าสู่ขั้นตอนการ จับได้มีเฟสล็อกลูป (PLL) แบบระยะ PFD ผลลัพธ์ผิดพลาดเป็นอาหารที่ตัวห่วงซึ่งรวมสัญญาณเรียบมัน สัญญาณเรียบนี้เป็นอาหารที่ oscillator ที่ควบคุมแรงดันไฟฟ้าซึ่งสร้างการแสดงผลสัญญาณ ด้วยความถี่ที่เป็นสัดส่วนกับแรงดัน ยังมีเลี้ยงผล VCO กลับไป PFD แบบวงจร PLLPFD จะปรับปรุงผ่านวงจรเปรียบเทียบสัญญาณเฟสของ PLLs ต้นที่ยังให้ผลลัพธ์ผิดพลาดของความถี่เป็นสัญญาณผิดพลาดขั้นตอน

ผลลัพธ์ (ไทย) 2:

เครื่องตรวจจับความถี่เฟส (PFD) ในอุตสาหกรรมอิเล็กทรอนิกส์เป็นอุปกรณ์ที่เปรียบเทียบขั้นตอนของสองสัญญาณอินพุต มันมีอยู่สองปัจจัยการผลิตที่สอดคล้องกับสัญญาณอินพุตที่แตกต่างกันประมาณหนึ่งจากแรงดันไฟฟ้าที่ควบคุม oscillator (VCO) และอื่น ๆ จากแหล่งภายนอก มันมีอยู่สองเอาท์พุทที่สั่งให้วงจรที่ตามมาเกี่ยวกับวิธีการปรับตัวให้เข้าล็อคเฟส.

ในรูปแบบเฟสล็อกลูป (PLL) เดอะ PFD ออกข้อผิดพลาดขั้นตอนเป็นอาหารที่กรองห่วงซึ่งรวมสัญญาณให้เรียบเนียน สัญญาณเรียบนี้จะถูกป้อนให้กับออสซิลแรงดันไฟฟ้าที่ควบคุมซึ่งจะสร้างสัญญาณออกที่มีความถี่ที่เป็นสัดส่วนกับแรงดันไฟฟ้าอินพุต เอาท์พุท VCO จะถูกป้อนกลับไปยัง PFD ในรูปแบบวงจร PLL.

PFD คือการปรับปรุงกว่าตัวเปรียบเทียบขั้นตอนของการ PLLs ต้นในการที่จะยังมีข้อผิดพลาดออกความถี่เช่นเดียวกับสัญญาณผิดพลาดขั้นตอน