In order to reduce the decoding lat

In order to reduce the decoding latency, the sorting for
the next layer can start as soon as the corresponding v-to-c
messages are available. The outputs of Path Constructor-I need
to go through the adder, permutation and multiplication blocks,
and subtractor before the v-to-c messages for the same block
column of for the next layer are computed. In addition, the
path construction has latency, and the outputs of the subtractor
need to be loaded into RAM B1. Hence, the sorting for the
next layer can start five stages after the path construction for
the current layer started. Each stage has a latency of
clock cycles. Path Constructor-II derives the c-to-v messages
for the same layer of the previous decoding iteration. These
messages are subtracted from the permutated and multiplied
a posteriori messages. To avoid adding extra buffers, Path
Constructor-II can start two stages after Path Constructor-I.
In this way, its outputs will arrive at the subtractor at the same
time as the a posteriori messages of the same block column of
. Due to the pipelining latency, by the time that the v-to-c
messages of a block column are computed by the subtractor,
the v-to-c messages of the same block column for the previous
layer stored in RAM A1 have already been read out for the
a posteriori message computation. Hence the newly computed
v-to-c messages can be stored into RAM A1 without loosing
any data. Therefore, a single copy of RAM A is adequate to
hold the v-to-c messages.
During the sorting, RAM E0 and another RAM E are used in
a ping-pong manner to store intermediate results. At the end of
the sorting for a layer, the sorted messages will be located at the
other RAM E. This can be controlled by copying the messages
for the first block column of into either RAM E0 or the other
RAME at the beginning of the sorting, depending on whether
is even or odd. Since the sorted messages need to be stored until
the computation for the same layer in the next decoding iteration
is completed, RAM E blocks are required for sorting
and storing messages for layers. In addition, the sorting for a
layer is carried out at the same time when the c-to-v messages
from the same layer of the previous decoding iteration need to
be recovered by Path Constructor-II. The RAM E holding the

ผลลัพธ์ (ไทย) 1:

การลดเวลาแฝงถอดรหัส การเรียงลำดับสำหรับชั้นถัดไปสามารถเริ่มต้นทันทีตรง v-จะ-cข้อความจะพร้อมใช้งาน แสดงผลของตัวสร้างเส้นทาง-ต้องไปผ่านบล็อกวงจรบวก การเรียงสับเปลี่ยน และคูณและวงจรลบก่อน v c ข้อความในบล็อกเดียวกันมีคำนวณคอลัมน์สำหรับชั้นถัดไป แห่งก่อสร้างเส้นทางได้แฝง และเอาท์พุตของวงจรลบที่จำเป็นต้องโหลดเข้าไปใน RAM B1 ดังนั้น การเรียงลำดับสำหรับการชั้นถัดไปสามารถเริ่มขั้นตอนที่ 5 หลังจากการก่อสร้างเส้นทางสำหรับชั้นปัจจุบันที่เริ่มต้น แต่ละขั้นตอนมีเวลาแฝงของรอบนาฬิกา เส้นทางตัวสร้าง II มาข้อความ c vในชั้นเดียวกันของการเกิดซ้ำถอดรหัสก่อนหน้านี้ เหล่านี้ข้อความลบออกจาก permutated และคูณข้อความที่เป็น posteriori เพื่อหลีกเลี่ยงการเพิ่มเสริมข้อมูล เส้นทางตัวสร้าง II สามารถเริ่มขั้นที่สองหลังจากตัวสร้างเส้นทาง-ฉันได้ด้วยวิธีนี้ เอาท์พุตของจะเข้ามาที่วงจรลบที่เดียวกันเวลาเป็นตัว posteriori ข้อความในคอลัมน์บล็อกเดียวของ. เนื่องจากเวลาแฝง pipelining การที่ v-จะ-cข้อความของบล็อกคอลัมน์ถูกคำนวณ โดยวงจรลบv c ข้อความในคอลัมน์บล็อกเดียวสำหรับก่อนหน้าชั้นที่เก็บไว้ใน RAM A1 จะถูกอ่านออกสำหรับการข้อ posteriori คำนวณ ดังนั้นการคำนวณใหม่สามารถจัดเก็บข้อความ v c เป็น RAM A1 โดยไม่ปรึกษาข้อมูลใด ๆ ดังนั้น สำเนาเดียวของ RAM A เป็นอย่างกดค้างไว้ข้อความ v cในระหว่างการเรียงลำดับ RAM E0 และอื่น E RAM ใช้ในลักษณะแสวงเก็บผลกลาง เมื่อสิ้นสุดการเรียงลำดับสำหรับชั้น ข้อความเรียงลำดับจะอยู่อื่น ๆ อี RAM นี้สามารถควบคุมได้ โดยการคัดลอกข้อความคอลัมน์บล็อกแรกของใน RAM E0 หรืออื่น ๆRAME ที่จุดเริ่มต้นของการเรียงลำดับ ขึ้นอยู่กับว่าเป็นคู่ หรือคี่ เนื่องจากต้องเก็บไว้จนกว่าข้อความเรียงลำดับการคำนวณในชั้นเดียวกันในการเกิดซ้ำถอดรหัสถัดไปจะเสร็จสมบูรณ์ บล็อก RAM E จำเป็นสำหรับการเรียงลำดับและจัดเก็บข้อความสำหรับชั้น นอกจากนี้ การเรียงลำดับสำหรับการชั้นจะทำที่เดียวกันเวลาข้อความ c vจากชั้นเดียวของก่อนหน้านี้ถอดรหัสเกิดซ้ำจำเป็นต้องสามารถกู้คืนโดยเส้นทางตัวสร้าง II E RAM ถือการ

ผลลัพธ์ (ไทย) 2:

เพื่อที่จะลดความล่าช้าการถอดรหัสการเรียงลำดับสำหรับ
ชั้นถัดไปสามารถเริ่มต้นทันทีที่โวลต์ต่อคที่สอดคล้อง
ข้อความที่มีอยู่ ผลของเส้นทางสร้าง-ฉันต้อง
ไปผ่านวงจร, การเปลี่ยนแปลงและบล็อกคูณ
และตัวลบข้อความก่อนที่โวลต์ต่อคสำหรับบล็อกเดียวกัน
คอลัมน์สำหรับชั้นถัดไปจะคำนวณ นอกจากนี้
การก่อสร้างเส้นทางมีความล่าช้าและผลของตัวลบ
จะต้องมีการโหลดลงใน RAM B1 ดังนั้นสำหรับการเรียงลำดับ
ชั้นถัดไปสามารถเริ่มต้นห้าขั้นตอนหลังจากการก่อสร้างเส้นทางสำหรับ
ชั้นปัจจุบันเริ่มต้น แต่ละขั้นตอนมีความล่าช้าของ
รอบนาฬิกา เส้นทางสร้าง-II มาคข้อความต่อโวลต์
สำหรับชั้นเดียวกันซ้ำถอดรหัสก่อนหน้านี้ เหล่านี้
ข้อความจะถูกหักออกจาก permutated คูณ
ข้อความ posteriori เพื่อหลีกเลี่ยงการเพิ่มบัฟเฟอร์พิเศษเส้นทาง
สร้าง-II สามารถเริ่มต้นขั้นตอนที่สองหลังจากที่เส้นทางสร้าง-I.
ด้วยวิธีนี้ผลของมันจะมาถึงตัวลบที่เดียวกัน
เวลาที่ข้อความ posteriori
ของคอลัมน์บล็อกเดียวกันของ เนื่องจากความล่าช้า pipelining ตามเวลาที่โวลต์ต่อค
ข้อความของคอลัมน์บล็อกคำนวณโดยตัวลบที่
ข้อความโวลต์ต่อคคอลัมน์บล็อกเดียวกันก่อนหน้านี้
ชั้นที่เก็บไว้ใน RAM A1 ได้รับแล้ว อ่านออกสำหรับ
การคำนวณข้อความ posteriori ดังนั้นการคำนวณใหม่
โวลต์ต่อคข้อความที่สามารถเก็บไว้ใน RAM A1 โดยไม่สูญเสีย
ข้อมูลใด ๆ ดังนั้นสำเนาเดียวของแรมจะเพียงพอที่จะ
ถือโวลต์ต่อข้อความค.
ในช่วงการเรียงลำดับ, RAM และ RAM E0 E อื่นที่ใช้ใน
ลักษณะที่ปิงปองในการจัดเก็บผลกลาง ในตอนท้ายของ
การเรียงลำดับชั้นข้อความที่เรียงลำดับจะตั้งอยู่ที่
อื่น ๆ อี RAM นี้สามารถควบคุมได้โดยการคัดลอกข้อความ
สำหรับคอลัมน์บล็อกแรกของทั้งสองเข้าไปใน RAM E0 หรืออื่น ๆ
RAME ที่จุดเริ่มต้นของการเรียงลำดับ ขึ้นอยู่กับว่า
เป็นคู่หรือคี่ เนื่องจากข้อความที่เรียงลำดับจะต้องมีการเก็บไว้จนกว่า
การคำนวณสำหรับชั้นเดียวกันในการถอดรหัสซ้ำต่อไป
เป็นที่เรียบร้อยแล้วบล็อก RAM E ที่จำเป็นสำหรับการเรียงลำดับ
และการจัดเก็บข้อความสำหรับชั้น นอกจากนี้สำหรับการเรียงลำดับ
ชั้นจะดำเนินการในเวลาเดียวกันเมื่อข้อความคต่อโวลต์
จากชั้นเดียวกันซ้ำถอดรหัสก่อนหน้านี้จำเป็นที่จะต้อง
ได้รับการกู้คืนโดยเส้นทางสร้าง-II RAM E ถือ

ผลลัพธ์ (ไทย) 3:

เพื่อลดการแฝงอยู่ , การเรียงลำดับสำหรับ
ชั้นถัดไปสามารถเริ่มได้ทันทีที่ข้อความ v-to-c
ตรงกันเป็นใช้ได้ ผลของ constructor-i เส้นทางต้องการ
ผ่านการบวก การคูณ การเปลี่ยนแปลง และ บล็อก และ สตริงก่อน

v-to-c ข้อความในบล็อกเดียวกันคอลัมน์สำหรับชั้นถัดไปเป็นคํานวณ นอกจากนี้ เส้นทางที่มีศักยภาพ
ก่อสร้าง ,และผลผลิตของสตริง
ต้องโหลดลงใน RAM B1 ดังนั้น การเรียงลำดับสำหรับ
ต่อไปชั้นจะเริ่มห้าขั้นตอนหลังจากการก่อสร้างเส้นทาง
ชั้นปัจจุบันเริ่ม ในแต่ละขั้นตอนมีการแอบแฝง
รอบนาฬิกา เส้นทางที่ 2 มาจากผู้สร้างข้อความ c-to-v
สำหรับเลเยอร์เดียวกันก่อนหน้าการทำซ้ำ . ข้อความเหล่านี้ จะหักออกจาก permutated

และ คูณจากผลไปสู่เหตุข้อความ เพื่อหลีกเลี่ยงการเพิ่มบัฟพิเศษ เส้นทางที่ 2 จะเริ่มก่อสร้าง
2 ขั้นตอนหลังจากเส้นทาง constructor-i.
วิธีนี้ผลของมันจะมาถึงวงจรลบในเวลาเดียวกัน
เป็นจากผลไปสู่เหตุข้อความในคอลัมน์ของบล็อกเดียวกัน

เนื่องจากในการทำงานจริง โดยเวลาที่ข้อความ v-to-c
ของบล็อกคอลัมน์คำนวณโดยสตริง
,การ v-to-c ข้อความในคอลัมน์บล็อกเดียวกันก่อนหน้านี้
ชั้นเก็บไว้ใน RAM A1 ได้ถูกอ่านออก
จากผลไปสู่เหตุข้อความผลที่ได้จากการคำนวณ ดังนั้นการคำนวณใหม่
v-to-c ข้อความสามารถเก็บไว้ใน RAM A1
โดยไม่สูญเสียข้อมูลใด ๆ ดังนั้น สำเนาเดียวของแรมคือพอ

ถือ v-to-c ข้อความ ในการเรียงลำดับ และอีก แรม RAM E0 e
ที่ใช้ในปิงปองลักษณะการจัดเก็บผลระดับกลาง ในตอนท้ายของ
การเรียงลำดับสำหรับชั้น , เรียงข้อความจะอยู่ที่บุรีรัมย์ เช่น
อื่น ๆนี้สามารถควบคุมได้โดยการคัดลอกข้อความ
สำหรับบล็อกแรกในคอลัมน์ของ RAM หรือเฟรมอื่น E0
จุดเริ่มต้นของการเรียงลำดับ , ขึ้นอยู่กับว่า
แม้หรือคี่ เนื่องจากเรียงข้อความต้องเก็บไว้จนกว่า
การคำนวณสำหรับเลเยอร์เดียวกันในหน้าถอดรหัสซ้ำ
เสร็จ แกะบล็อกที่จําเป็นสําหรับการ E
และจัดเก็บข้อความสำหรับชั้น นอกจากนี้ การเรียงลำดับสำหรับ
ชั้นจะดำเนินการในเวลาเดียวกันเมื่อข้อความ c-to-v
จากเลเยอร์เดียวกันของปีก่อนถอดรหัสซ้ำต้อง
จะกู้คืนโดยทางผู้สร้าง II RAM และถือ