We introduce new types into a VHDL

We introduce new types into a VHDL model by using type declarations. The declaration
names a type and specifies which values may be stored in objects of the type. The syntax
rule for a type declaration is

ผลลัพธ์ (ไทย) 1:

เราแนะนำชนิดใหม่เป็นรูปแบบ VHDL โดยใช้ชนิดประกาศ การประกาศชื่อประเภท และระบุค่าซึ่งอาจเก็บในวัตถุของชนิด ไวยากรณ์กฎสำหรับประกาศชนิด

ผลลัพธ์ (ไทย) 2:

เราแนะนำรูปแบบใหม่ในรูปแบบ VHDL โดยใช้แบบประกาศ การประกาศ
รายชื่อประเภทและระบุว่าค่าอาจถูกเก็บไว้ในวัตถุประเภท ไวยากรณ์
กฎสำหรับการประกาศประเภทคือ

ผลลัพธ์ (ไทย) 3:

เราแนะนำประเภทใหม่เป็นภาษาแบบจำลองโดยใช้การประกาศประเภท ปฏิญญาชื่อประเภทและระบุค่าอาจจะถูกเก็บไว้ในวัตถุชนิด ไวยากรณ์กฎสำหรับประเภทของการประกาศคือ