978-1-4799-7678-2/15/$31.00 ©2015 I

978
-
1
-
4799
-
7678
-
2/15/$31.00 ©2015 IEEE
Design and Implementation
of Concurrent
c
omputing
M
ulti Processor core
a
rchitecture with
M
ulti UART
N.Sambamurthy
1
Ph.D. Research
scholar (14022P0435)
J
.
N
.
T
.UNIVERSITY
Kakinada
, INDIA
email:[e-mail]
M.Kamaraju
2
Professor
and Head
Dept. of ECE, Gudlavalleru Engineering College
Gudlavalleru
,
INDIA
email:
[e-mail]
Abstract
-
Now a days the computer architecture
development resources away fro
m the uniprocessor technology to
multiprocessor technology. The exis
t
ed multiprocessor core
architecture has faced a problem with thread interdependencies
due to lack of internal synchronization of multi
-
processor
.
For
this purpose the designed concurrent
computing multiprocessor
core architecture performs both pa
r
allel and distributed
computations simultaneously. The interdependencies are
eliminated by using pa
r
allel computations and shared data
problems are annihilated by duplicated memories. The main
a
d
vantage of designed architecture is integrated Multi Universal
Asynchronous Receiver and Transmitter (MUART). The Multi
Universal Asynchronous R
e
ceiver and Transmitter (MUART) to
enable the data transmission and reception concurrently on the
FPGA. It perf
orms both transmission and reception of data by
concurrent computational technique. The area, speed and power
of designed architecture are analyzed using Xilinx platform.

ผลลัพธ์ (ไทย) 2:

978
-
1
-
4799
-
7678
-
2/15 / $ 31.00 © 2015 IEEE การออกแบบและการดำเนินงานของพร้อมกันคomputing M Ulti แกนประมวลผลrchitecture กับM Ulti UART N.Sambamurthy 1 ปริญญาเอก วิจัยนักวิชาการ (14022P0435) เจ. เอ็น. ที.UNIVERSITY Kakinada อินเดียอีเมล: [e-mail] M.Kamaraju 2 ศาสตราจารย์และหัวหน้าภาควิชา ของอีซี Gudlavalleru วิทยาลัยวิศวกรรมศาสตร์Gudlavalleru, อินเดียอีเมล: [e-mail] บทคัดย่อ- วันนี้สถาปัตยกรรมคอมพิวเตอร์การพัฒนาทรัพยากรออกไปเทียวm เทคโนโลยี uniprocessor เพื่อเทคโนโลยีมัลติ Exis เสื้อเอ็ดมัลติหลักสถาปัตยกรรมได้เผชิญหน้ากับปัญหาเกี่ยวกับการประมูลด้ายเนื่องจากการขาดการประสานภายในของหลาย- หน่วยประมวลผล. สำหรับวัตถุประสงค์การออกแบบพร้อมกันนี้คอมพิวเตอร์มัลติสถาปัตยกรรมหลักดำเนินการทั้งปีอาallel และจัดจำหน่ายคำนวณพร้อมๆ กัน ประมูลจะถูกกำจัดโดยใช้ต่อปีอาคำนวณallel และข้อมูลที่ใช้ร่วมกันปัญหาที่ทำลายความทรงจำที่ซ้ำกัน หลักงได้เปรียบของสถาปัตยกรรมการออกแบบแบบบูรณาการหลายสากลAsynchronous รับและส่งสัญญาณ (MUART) หลายสากล Asynchronous R อีceiver และส่งสัญญาณ (MUART) เพื่อช่วยให้การส่งข้อมูลและการรับพร้อมกันบนFPGA มัน perf ORMs ทั้งการส่งและรับข้อมูลโดยเทคนิคการคำนวณพร้อมกัน พื้นที่ที่ความเร็วและพลังของสถาปัตยกรรมการออกแบบได้รับการวิเคราะห์โดยใช้แพลตฟอร์ม Xilinx

ผลลัพธ์ (ไทย) 3:

978
-
1
-

-
4799 7678
-
2 / 15 / $ 31.00 สงวนลิขสิทธิ์ 2015 IEEE

ของการออกแบบและใช้งานพร้อมกัน
C
omputing
m

A
rchitecture Ulti หน่วยประมวลผลหลักกับ
m

n.sambamurthy Ulti UART
1
.
( 14022p0435 ) นักวิชาการการวิจัย
J
.
n
.
t
.

มหาวิทยาลัย Kakinada , อินเดีย sambanaga009 อีเมล์
: @ gmail . com m.kamaraju

2


อาจารย์และหัวหน้าภาควิชา ECE วิทยาลัยวิศวกรรมศาสตร์ gudlavalleru
gudlavalleru




[e-mail] อีเมล์ : อินเดียนามธรรม
-
ตอนนี้วันสถาปัตยกรรมคอมพิวเตอร์การพัฒนาทรัพยากรไปเทียว
m

uniprocessor เทคโนโลยีเทคโนโลยีมัลติ . ที่เก่า
T

สถาปัตยกรรมมัลติ คอร์ด มีปัญหากับด้าย interdependencies
เนื่องจากการขาดการประสานภายในหลาย
-
)
.

นี้สำหรับวัตถุประสงค์การออกแบบคอมพิวเตอร์มัลติพร้อมกัน

สถาปัตยกรรมที่สำคัญมีประสิทธิภาพทั้งป่า

แอลลีล r และกระจาย
คำนวณพร้อมกัน interdependencies เป็น
ตัดออกโดยใช้ป่า

แอลลีล r และการประมวลผลข้อมูลที่ใช้ร่วมกัน
ปัญหาทำลายโดยภาพความทรงจำ
D

เป็นหลักความได้เปรียบของการออกแบบสถาปัตยกรรมแบบหลายผู้รับสากล
และเครื่องส่งสัญญาณแบบบูรณาการ ( muart ) หลาย r
E

สากลแบบอะซิงโครนัสceiver และตัวส่ง ( muart )

ช่วยให้ข้อมูลในการส่งและรับพร้อมกันบน
FPGA มัน orms perf
ทั้งการส่งและรับข้อมูลโดย
เทคนิคคอมพิวเตอร์พร้อมกัน พื้นที่ , ความเร็วและพลังงานของสถาปัตยกรรมเป็นแบบ
ออกแบบวงจรแพลตฟอร์ม