IN AN INTEGRATED CPU-GPU SYSTEM, TH

IN AN INTEGRATED CPU-GPU SYSTEM, THE CPU EXECUTES CODE THAT IS PROFOUNDLY
DIFFERENT THAN IN PAST CPU-ONLY ENVIRONMENTS. THIS NEW CODE’S CHARACTER-
ISTICS SHOULD DRIVE FUTURE CPU DESIGN AND ARCHITECTURE. POST-GPU CODE HAS
LOWER INSTRUCTION-LEVEL PARALLELISM, MORE DIFFICULT BRANCH PREDICTION, AND
LOADS AND STORES THAT ARE SIGNIFICANTLY HARDER TO PREDICT. POST-GPU CODE
EXHIBITS MUCH SMALLER GAINS FROM THE AVAILABILITY OF MULTIPLE CORES, OWING
TO REDUCED THREAD-LEVEL PARALLELISM.

ผลลัพธ์ (ไทย) 1:

ในระบบบูรณาการ CPU-GPU, CPU ดำเนินการรหัสที่อย่างลึกซึ้งแตกต่างจากในอดีตสภาพแวดล้อมที่ CPU เท่านั้น รหัสใหม่นี้อักขระ-ISTICS ควรขับในอนาคต CPU ออกแบบและสถาปัตยกรรม รหัสไปรษณีย์ GPU มีคำสั่งระดับล่างขนาน คาดเดายากในสาขา และโหลดและร้านค้าที่ยากมากที่จะทำนาย รหัสไปรษณีย์ GPUจัดแสดงนิทรรศการพร้อมหลายแกน เนื่องจากผลเล็กมากทำงานแบบขนานเธรดระดับที่ลดลงไป

ผลลัพธ์ (ไทย) 2:

บูรณาการใน CPU-GPU SYSTEM, CPU รันโค้ดที่เป็นอย่างสุดซึ้ง
อื่นนอกเหนือจากในสภาพแวดล้อมของ CPU ที่ผ่านมาเท่านั้น ใหม่นี้ของรหัสตัวอักษร
ISTICS ควรขับรถในอนาคต CPU การออกแบบและสถาปัตยกรรม POST-GPU โค้ดมี
คำ parallelism LOWER การเรียนการสอนในระดับสาขาการพยากรณ์ยากมากขึ้นและ
โหลดและร้านค้าที่มีนัยสำคัญยากที่จะทำนาย POST-GPU รหัส
การจัดแสดงนิทรรศการกำไรมากขนาดเล็กจากความพร้อมของแกนหลายเนื่องจาก
ลดลงคำ parallelism ด้ายระดับ

ผลลัพธ์ (ไทย) 3:

ในการบูรณาการ cpu-gpu ระบบ CPU รัน code ที่สุดในสภาพแวดล้อม cpu-only แตกต่างกันมากกว่าที่ผ่านมา รหัสตัวอักษร - ใหม่พื้นฐานการออกแบบสถาปัตยกรรมซีพียูในอนาคต และควรขับรถ . post-gpu รหัสได้ลดความยาก instruction-level , และสาขาการพยากรณ์โหลดและร้านค้าที่เป็นอย่างยากที่จะคาดเดาได้ post-gpu รหัสการจัดแสดงนิทรรศการขนาดเล็กมากประโยชน์จากความพร้อมของแกนหลาย เนื่องจากเพื่อลด thread-level ขนาน .