Last fall, Micron announced that it

Last fall, Micron announced that it would bring a new type of GDDR5 to market, GDDR5X.
At the time, it wasn’t clear if the announcement would amount to much, since Micron didn’t expect availability until the end of 2016, and both AMD and Nvidia will have likely refreshed their desktop and mobile products by then.
Now, the memory standard consortium JEDEC has officially recognized and published GDDR5X as a new memory standard, which could make it much more attractive to both AMD and Nvidia.

GDDR5X vs. GDDR5
Unlike high bandwidth memory (HBM, HBM2), GDDR5X is an extension of the GDDR5 standard that video cards have used for nearly seven years. Like HBM, it should dramatically improve memory bandwidth.

GDDR5X accomplishes this in two separate ways. First, it moves from a DDR bus to a QDR bus. The diagram below shows the differences between an SDR (single data rate), DDR (double data rate) and QDR (quad data rate) bus.


Memory signaling. Image by MonitorInsider
An SDR bus transfers data only on the rising edge of the clock signal, as it transitioned from a 0 to a 1. A DDR bus transfers data both when the clock is rising and when it falls again, meaning the system can effectively transmit data twice as quickly at the same clock rate. A QDR bus transfers up to four data words per clock cycle — again, effectively doubling bandwidth (compared to DDR) without raising clock speeds.

The other change to GDDR5X is that the system now prefetches twice as much data (16n, up from 8n). This change is tied to the QDR signaling — with the higher signaling rate, it makes sense to prefetch more information at a time.

MonitorInsider has an excellent discussion of GDDR5X, where they step through the new standard and how it differs from GDDR5. One point they make is that using GDDR5X may not map well to the characteristics of Nvidia GPUs. A 16n prefetch means that each prefetch contains 64 bytes of data. Nvidia GPUs use 32-byte transactions when accessing the L2 cache, which means the DRAM is fetching twice as much information as the L2 cache line size. GDDR5X introduces a feature, Pseudo-independent Memory Accesses, which should help address this inefficiency.

GDDR5X doesn’t address the core problem of GDDR5
Now that JEDEC has officially ratified the GDDR5X standard, I think it’s much more likely that AMD and Nvidia will adopt it. Given the additional complexity of HBM/HBM2, and the intrinsic difficulty of building stacks of chips connected by tiny wires as opposed to well-understood planar technology, some have argued that GDDR5X actually be the better long-term option.

To be fair, we’ve seen exactly this argument play out multiple times before. RDRAM, Larrabee, and Intel’s Itanium 64-bit architecture were all radical departures from the status quo that were billed as the inevitable, expensive technology of the future. In every case, these cutting-edge new technologies were toppled by the continuous evolution of DDR memory, rasterization, and AMD’s x86-64 standard. Why should HBM be any different?

The answer is this: HBM and HBM2 don’t just improve memory bandwidth. Both standards cut absolute VRAM power consumption and dramatically improve performance per watt. In addition, HBM2 offers VRAM densities that GDDR5X can’t match. Samsung has 4Gb chips in production right now (16GB per GPU), and expects to be producing 8Gb cards that would allow for 32GB of RAM per GPU in just four stacks of memory. Micron’s current GDDR5 tops out at 1GB per chip. Even if we double this to 2GB for future designs, it would still take 16 chips, each with its own trace routing and surface area requirement. GDDR5X does set a lower signaling voltage of 1.35v, but it’s not a large enough improvement to offset the increased chip counts and overall power consumption.


This slide shows the problem of stacking 2D RAM configurations indefinitely. A 32GB GPU built with GDDR5X using current technology would require 2x more chips as shown above.
The board complexity, increased heat, and additional power requirements compared to HBM2 eventually outweigh any increased costs associated with developing the new technology. The slide above is from an AMD presentation, but it applies to Nvidia as well.

Now, with that said, I think we will see GDDR5X cards from one or both vendors, at least in the short-term. It will allow AMD and Nvidia to offer substantial bandwidth improvements alongside GPUs that don’t have huge VRAM buffers in the first place. Exactly where the HBM2 / GDDR5X / GDDR5 split will be is still unclear, but neither company is going to cede the other the potent advantage GDDR5X could provide. Adopting it in midrange cards at 14/16nm will let Teams Red and Green advertise huge bandwidth improvements across the board, even on cards that don’t command stratospheric pricing.

ผลลัพธ์ (ไทย) 1:

ฤดูใบไม้ร่วงสุดท้าย ไมครอนประกาศว่า มันจะนำชนิดใหม่ของ GDDR5 ไปตลาด GDDR5X เวลา มันไม่ได้ล้าง ถ้าประกาศจะยอดไป เนื่อง จากไมครอนไม่ได้คาดหวังมีอยู่จนถึงสิ้น 2016, AMD และ Nvidia จะมีน่าจะฟื้นฟูผลิตภัณฑ์เดสก์ท็อป และมือถือของตนนั้น ตอนนี้ สมาคมมาตรฐานหน่วยความจำ JEDEC มีทางรับรู้ และเผยแพร่ GDDR5X หน่วยความจำใหม่มาตรฐาน ซึ่งสามารถทำให้น่าสนใจมากทั้ง AMD และ NvidiaGDDR5X เทียบกับ GDDR5ต่างกับแบนด์วิดท์สูงหน่วยความจำ (HBM, HBM2), GDDR5X เป็นนามสกุลมาตรฐาน GDDR5 ที่ใช้การ์ดแสดงผลมาเกือบเจ็ดปี เช่น HBM มันควรเพิ่มแบนด์วิดท์หน่วยความจำGDDR5X สำเร็จนี้สองวิธีแยกต่างหาก ครั้งแรก มันไปจาก DDR บัสบัส QDR ไดอะแกรมนี้แสดงความแตกต่างระหว่าง SDR (ข้อมูลเดียวอัตรา), DDR (double ข้อมูลอัตรา) และรถ (อัตราการส่งข้อมูลรูปสี่เหลี่ยม) QDRหน่วยความจำตามปกติ ภาพ โดย MonitorInsiderรถ SDR การถ่ายโอนข้อมูลบนขอบของสัญญาณนาฬิกา เพิ่มขึ้นเป็นมัน transitioned จาก 0 เป็น 1 เป็น รถบัส DDR ถ่ายโอนข้อมูล เมื่อนาฬิกาสูงขึ้น และ เมื่อมันตกอีก หมายถึง ระบบมีประสิทธิภาพสามารถส่งข้อมูลที่อัตรานาฬิกาเดียวกันสองครั้งอย่างรวดเร็วเป็น รถบัส QDR โอนถึงสี่คำข้อมูลต่อวงจรนาฬิกา — อีก ได้อย่างมีประสิทธิภาพจะแบนด์วิธ (เมื่อเทียบกับ DDR) โดยไม่เพิ่มความเร็วของนาฬิกาThe other change to GDDR5X is that the system now prefetches twice as much data (16n, up from 8n). This change is tied to the QDR signaling — with the higher signaling rate, it makes sense to prefetch more information at a time.MonitorInsider has an excellent discussion of GDDR5X, where they step through the new standard and how it differs from GDDR5. One point they make is that using GDDR5X may not map well to the characteristics of Nvidia GPUs. A 16n prefetch means that each prefetch contains 64 bytes of data. Nvidia GPUs use 32-byte transactions when accessing the L2 cache, which means the DRAM is fetching twice as much information as the L2 cache line size. GDDR5X introduces a feature, Pseudo-independent Memory Accesses, which should help address this inefficiency.GDDR5X doesn’t address the core problem of GDDR5Now that JEDEC has officially ratified the GDDR5X standard, I think it’s much more likely that AMD and Nvidia will adopt it. Given the additional complexity of HBM/HBM2, and the intrinsic difficulty of building stacks of chips connected by tiny wires as opposed to well-understood planar technology, some have argued that GDDR5X actually be the better long-term option.To be fair, we’ve seen exactly this argument play out multiple times before. RDRAM, Larrabee, and Intel’s Itanium 64-bit architecture were all radical departures from the status quo that were billed as the inevitable, expensive technology of the future. In every case, these cutting-edge new technologies were toppled by the continuous evolution of DDR memory, rasterization, and AMD’s x86-64 standard. Why should HBM be any different?The answer is this: HBM and HBM2 don’t just improve memory bandwidth. Both standards cut absolute VRAM power consumption and dramatically improve performance per watt. In addition, HBM2 offers VRAM densities that GDDR5X can’t match. Samsung has 4Gb chips in production right now (16GB per GPU), and expects to be producing 8Gb cards that would allow for 32GB of RAM per GPU in just four stacks of memory. Micron’s current GDDR5 tops out at 1GB per chip. Even if we double this to 2GB for future designs, it would still take 16 chips, each with its own trace routing and surface area requirement. GDDR5X does set a lower signaling voltage of 1.35v, but it’s not a large enough improvement to offset the increased chip counts and overall power consumption.This slide shows the problem of stacking 2D RAM configurations indefinitely. A 32GB GPU built with GDDR5X using current technology would require 2x more chips as shown above.The board complexity, increased heat, and additional power requirements compared to HBM2 eventually outweigh any increased costs associated with developing the new technology. The slide above is from an AMD presentation, but it applies to Nvidia as well.Now, with that said, I think we will see GDDR5X cards from one or both vendors, at least in the short-term. It will allow AMD and Nvidia to offer substantial bandwidth improvements alongside GPUs that don’t have huge VRAM buffers in the first place. Exactly where the HBM2 / GDDR5X / GDDR5 split will be is still unclear, but neither company is going to cede the other the potent advantage GDDR5X could provide. Adopting it in midrange cards at 14/16nm will let Teams Red and Green advertise huge bandwidth improvements across the board, even on cards that don’t command stratospheric pricing.

ผลลัพธ์ (ไทย) 2:

ฤดูใบไม้ร่วงที่ผ่านมาไมครอนประกาศว่าจะนำรูปแบบใหม่ของ GDDR5 ตลาด GDDR5X.
ในเวลานั้นมันก็ไม่ชัดเจนว่าการประกาศจะต้องมีจำนวนมากตั้งแต่ไมครอนไม่ได้คาดหวังความพร้อมจนถึงสิ้นปี 2016 และ ทั้ง AMD และ Nvidia จะได้รับการฟื้นฟูมีแนวโน้มที่สก์ท็อปของพวกเขาและผลิตภัณฑ์โทรศัพท์มือถือแล้ว.
ตอนนี้สมาคมหน่วยความจำมาตรฐาน JEDEC ได้รับการยอมรับอย่างเป็นทางการและเผยแพร่ GDDR5X เป็นหน่วยความจำมาตรฐานใหม่ซึ่งจะทำให้มันน่าสนใจมากขึ้นทั้ง AMD และ Nvidia. GDDR5X ครับ . GDDR5 ซึ่งแตกต่างจากหน่วยความจำความเร็วสูง (HBM, HBM2) GDDR5X เป็นส่วนขยายของมาตรฐาน GDDR5 ที่การ์ดได้ใช้เวลาเกือบเจ็ดปี เช่นเดียวกับ HBM ก็ควรจะปรับปรุงอย่างมากแบนด์วิดธ์หน่วยความจำ. GDDR5X สำเร็จนี้ในสองวิธีแยกต่างหาก ก่อนจะย้ายจากรถบัส DDR ไปยังรถบัส QDR แผนภาพแสดงให้เห็นถึงความแตกต่างด้านล่างระหว่าง SDR (อัตราการส่งข้อมูลเพียงครั้งเดียว) ที่ DDR (อัตราการส่งข้อมูลคู่) และ QDR (รูปสี่เหลี่ยมอัตราการส่งข้อมูล) รถบัส. ส่งสัญญาณหน่วยความจำ ภาพโดย MonitorInsider SDR รถบัสถ่ายโอนข้อมูลเพียงบนขอบที่เพิ่มขึ้นของสัญญาณนาฬิกาที่มันเปลี่ยนจาก 0 ไป 1 DDR รถบัสถ่ายโอนข้อมูลทั้งเมื่อนาฬิกาจะเพิ่มขึ้นและเมื่อมันตกอีกครั้งความหมายของระบบได้อย่างมีประสิทธิภาพ ส่งข้อมูลได้อย่างรวดเร็วเป็นสองเท่าในอัตรานาฬิกาเดียวกัน ถ่ายโอนรถบัส QDR ถึงสี่คำข้อมูลต่อวงจรนาฬิกา -. อีกครั้งได้อย่างมีประสิทธิภาพเป็นสองเท่าของแบนด์วิดธ์ (เมื่อเทียบกับ DDR) โดยไม่ต้องเพิ่มความเร็วสัญญาณนาฬิกาการเปลี่ยนแปลงอื่นๆ ที่จะ GDDR5X คือระบบในขณะนี้ prefetches ข้อมูลสองเท่า (16N เพิ่มขึ้นจาก 8N) . การเปลี่ยนแปลงนี้จะเชื่อมโยงกับการส่งสัญญาณ QDR - มีอัตราการส่งสัญญาณที่สูงขึ้นก็จะทำให้ความรู้สึกที่จะ prefetch ข้อมูลเพิ่มเติมได้ที่เวลา. MonitorInsider มีการสนทนาที่ดีของ GDDR5X ที่พวกเขาก้าวผ่านมาตรฐานใหม่และวิธีการที่แตกต่างจาก GDDR5 จุดหนึ่งที่พวกเขาทำคือการใช้ GDDR5X อาจไม่ map เดียวกับลักษณะของ Nvidia GPUs prefetch 16N หมายความว่าแต่ละ prefetch มี 64 ไบต์ของข้อมูล GPUs Nvidia ใช้รายการ 32 ไบต์เมื่อมีการเข้าถึงแคช L2 ซึ่งหมายความว่า DRAM เป็นครั้งที่สองเรียกข้อมูลเท่าที่มีขนาดเส้นแคช L2 GDDR5X แนะนำคุณลักษณะหน่วยความจำ Pseudo อิสระเข้าถึงซึ่งจะช่วยแก้ไขการขาดประสิทธิภาพนี้. GDDR5X ไม่ได้อยู่ที่ปัญหาหลักของ GDDR5 ตอนนี้ JEDEC ได้ให้สัตยาบันอย่างเป็นทางการมาตรฐาน GDDR5X ผมคิดว่าเป็นไปได้มากขึ้นที่เอเอ็มดีและ Nvidia จะนำมาใช้ มัน. ได้รับความซับซ้อนที่เพิ่มขึ้นของ HBM / HBM2 และความยากลำบากที่แท้จริงของกองอาคารของชิปที่เชื่อมต่อด้วยสายเล็ก ๆ เมื่อเทียบกับการที่ดีเข้าใจเทคโนโลยีภาพถ่ายบางคนแย้งว่า GDDR5X จริงจะดีกว่าตัวเลือกในระยะยาว. เพื่อความเป็นธรรมเรา เคยเห็นว่าเรื่องนี้เล่นออกมาหลายครั้งก่อน RDRAM, Larrabee และของ Intel Itanium สถาปัตยกรรม 64 บิตทุกคนออกเดินทางจากเดิมอย่างสิ้นเชิงจากสภาพที่เป็นอยู่ที่ถูกเรียกเก็บเงินเป็นสิ่งที่หลีกเลี่ยงเทคโนโลยีที่มีราคาแพงในอนาคต ในทุกกรณีเหล่านี้ตัดขอบเทคโนโลยีใหม่ที่ถูกโค่นล้มโดยวิวัฒนาการอย่างต่อเนื่องของหน่วยความจำ DDR, rasterization และมาตรฐาน x86-64 เอเอ็มดี ทำไม HBM ควรจะแตกต่างกันหรือไม่คำตอบคือ: HBM HBM2 และไม่เพียงแค่ปรับปรุงแบนด์วิดธ์หน่วยความจำ มาตรฐานทั้งลดการใช้พลังงาน VRAM แน่นอนและปรับปรุงประสิทธิภาพอย่างมากต่อวัตต์ นอกจากนี้ยังมีความหนาแน่น HBM2 VRAM GDDR5X ที่ไม่สามารถแข่งขันได้ ซัมซุงมีชิป 4Gb ในการผลิตในขณะนี้ (16GB ต่อ GPU) และคาดว่าจะผลิตการ์ด 8Gb ที่จะอนุญาตให้มีการ 32GB แรมต่อ GPU ในเวลาเพียงสี่กองของหน่วยความจำ GDDR5 ปัจจุบันไมครอนของท็อปส์ซูออกที่ 1GB ต่อชิป แม้ว่าเราจะเป็นสองเท่านี้ถึง 2GB สำหรับการออกแบบในอนาคตก็ยังจะใช้เวลา 16 ชิปแต่ละคนมีร่องรอยเส้นทางของตัวเองและความต้องการของพื้นที่ผิว GDDR5X ไม่ตั้งสัญญาณแรงดันไฟฟ้าที่ลดลงของ 1.35v แต่ก็ไม่ได้มีการปรับปรุงขนาดใหญ่พอที่จะชดเชยนับชิปที่เพิ่มขึ้นและการใช้พลังงานโดยรวม. สไลด์นี้แสดงให้เห็นปัญหาของการกำหนดค่าซ้อน RAM 2 มิติอย่างไม่มีกำหนด ตัว GPU นี้ 32GB สร้างขึ้นด้วย GDDR5X ใช้เทคโนโลยีในปัจจุบันจะต้อง 2x ชิปที่แสดงข้างต้น. ความซับซ้อนรีด, ความร้อนที่เพิ่มขึ้นและความต้องการใช้พลังงานที่เพิ่มขึ้นเมื่อเทียบกับ HBM2 ในที่สุดเกินดุลเพิ่มค่าใช้จ่ายใด ๆ ที่เกี่ยวข้องกับการพัฒนาเทคโนโลยีใหม่ สไลด์ข้างต้นเป็นการนำเสนอจากเอเอ็มดี แต่มันใช้กับ Nvidia เช่นกัน. ตอนนี้กับที่กล่าวว่าผมคิดว่าเราจะได้เห็นบัตร GDDR5X จากหนึ่งหรือทั้งสองผู้ขายอย่างน้อยในระยะสั้น มันจะช่วยให้เอเอ็มดีและ Nvidia ที่จะนำเสนอการปรับปรุงแบนด์วิดธ์ที่สำคัญควบคู่ไปกับ GPUs ที่ไม่ได้มีบัฟเฟอร์ VRAM ขนาดใหญ่ในสถานที่แรก ว่าที่ HBM2 / GDDR5X / GDDR5 แยกจะยังไม่ชัดเจน แต่ บริษัท ไม่เป็นไปยกให้คนอื่น ๆ ได้เปรียบที่มีศักยภาพสามารถให้ GDDR5X เปลี่ยนมาใช้บัตรในระดับกลางที่ 14 / 16nm จะช่วยให้ทีมสีแดงและสีเขียวโฆษณาปรับปรุงแบนด์วิดธ์ขนาดใหญ่ทั่วกระดานแม้ในบัตรที่ไม่ได้สั่งการกำหนดราคาที่ใจ

ผลลัพธ์ (ไทย) 3:

การประยุกต์ใช้การเรืองรังสีเอกซ์ในการสืบสวนของมรดกทางวัฒนธรรมของภาพถ่าย