Basic fault models in digital circu

Basic fault models in digital circuits include:
the stuck-at fault model. A signal, or gate output, is stuck at a 0 or 1 value, independent of the inputs to the circuit.
the bridging fault model. Two signals are connected together when they should not be. Depending on the logic circuitry employed, this may result in a wired-OR or wired-AND logic function. Since there are O(n^2) potential bridging faults, they are normally restricted to signals that are physically adjacent in the design.
the transistor faults. This model is used to describe faults for CMOS logic gates. At transistor level, a transistor maybe stuck-short or stuck-open. In stuck-short, a transistor behaves as it is always conducts (or stuck-on), and stuck-open is when a transistor never conducts current (or stuck-off). Stuck-short will produce a short between VDD and VSS.
The open fault model. Here a wire is assumed broken, and one or more inputs are disconnected from the output that should drive them. As with bridging faults, the resulting behavior depends on the circuit implementation.
The delay fault model, where the signal eventually assumes the correct value, but more slowly (or rarely, more quickly) than normal.

ผลลัพธ์ (ไทย) 1:

รูปแบบที่ผิดขั้นพื้นฐานในวงจรดิจิตอลรวมถึง:
ติดอยู่ที่รูปแบบความผิด สัญญาณหรือออกประตูจะติดอยู่ที่ 0 หรือ 1 ค่าที่เป็นอิสระของปัจจัยการผลิตวงจร.
รูปแบบการแก้ความผิด สองสัญญาณมีการเชื่อมต่อเข้าด้วยกันเมื่อพวกเขาไม่ควรจะเป็น ขึ้นอยู่กับวงจรตรรกะงานนี้อาจส่งผลให้มีฟังก์ชั่นแบบมีสายหรือแบบมีสายหรือและตรรกะ เนื่องจากมี o (n
2) ความผิดพลาดที่อาจเกิดขึ้นเชื่อมโยงพวกเขาจะปกติ จำกัด ให้สัญญาณที่มีร่างกายติดกันในการออกแบบ.
ความผิดพลาดทรานซิสเตอร์ รุ่นนี้ถูกนำมาใช้ในการอธิบายถึงความผิดพลาดในการ CMOS ประตูตรรกะ ในระดับทรานซิสเตอร์ทรานซิสเตอร์อาจจะติดอยู่สั้นหรือติดอยู่เปิด ในติดสั้นทรานซิสเตอร์ทำงานเป็นก็มักจะประพฤติ (หรือติดอยู่บน)และติดอยู่เปิดเมื่อทรานซิสเตอร์ไม่เคยดำเนินการในปัจจุบัน (หรือติดอยู่ออก) ติดอยู่สั้นจะผลิตสั้นระหว่าง vdd และ VSS.
รูปแบบความผิดเปิด ที่นี่ลวดจะถือว่าเสียและปัจจัยการผลิตอย่างใดอย่างหนึ่งหรือมากกว่าจะเชื่อมต่อจากการส่งออกที่ควรขับไล่พวกเขา เช่นเดียวกับความผิดพลาดการแก้พฤติกรรมที่เกิดขึ้นอยู่กับการดำเนินการตามวงจร.
แบบผิดล่า​​ช้าที่สัญญาณในที่สุดถือว่าค่าที่ถูกต้อง แต่ช้ามาก (หรือไม่ค่อยได้อย่างรวดเร็วมากขึ้น) กว่าปกติ

ผลลัพธ์ (ไทย) 2:

รูปแบบพื้นฐานข้อบกพร่องในวงจรดิจิตอลรวม:
แบบติดอยู่ที่ข้อบกพร่อง สัญญาณ หรือผลผลิตประตู ติดอยู่ที่ 0 หรือ 1 ค่า ขึ้นอยู่กับอินพุตให้วงจร
แบบบกพร่องระหว่างกาล สองสัญญาณเชื่อมต่อกันเมื่อพวกเขาไม่ควรจะ ขึ้นอยู่กับวงจรตรรกะจ้าง เกิดเป็นสาย-OR หรือแบบมีสาย- และฟังก์ชันตรรกะได้ เนื่องจากมี O(n
2) เป็นการเชื่อมโยงข้อบกพร่อง มีปกติจำกัดสัญญาณที่อยู่ติดกันทางกายภาพในการออกแบบ
บกพร่องทรานซิสเตอร์ รุ่นนี้ใช้เพื่ออธิบายข้อบกพร่องสำหรับ CMOS ตรรกะประตู ที่ระดับทรานซิสเตอร์ ทรานซิสเตอร์ทีติดสั้น หรือ เปิดติด ในติดสั้น ทรานซิสเตอร์การปฏิบัติมันเป็นธุรกิจ (หรือติดอยู่บน), และเปิดติดเป็นทรานซิสเตอร์ไม่เคยทำปัจจุบัน (หรือติดปิด) ติดสั้นจะทำสั้น ๆ ระหว่าง VDD และ VSS.
แบบเปิดข้อบกพร่อง ที่นี่ลวดสันนิษฐานเสีย และอินพุต หนึ่งยกจากผลผลิตที่ควรขับ ขณะที่ มีการเชื่อมโยงข้อบกพร่อง พฤติกรรมผลลัพธ์ขึ้นอยู่กับนำวงจร
แบบข้อบกพร่องความล่าช้า ซึ่งสัญญาณก็ถือว่าค่าถูกต้อง แต่ช้ามาก (หรือไม่ค่อย รวดเร็วขึ้น) กว่าปกติ

ผลลัพธ์ (ไทย) 3:

รุ่นพื้นฐานความผิดปกติในวงจรแบบดิจิตอลรวมถึง:
ซึ่งติดอยู่ที่รุ่นความผิดปกติ เอาต์พุตประตูหรือสัญญาณที่ติดอยู่ที่รุ่นเป็นอิสระของอินพุตที่ความผิดลัดวงจร.
เชื่อมโยงเครือข่ายที่ 0 หรือ 1 ที่ ทั้งสองสัญญาณจะถูกเชื่อมต่อเข้าด้วยกันเมื่อพวกเขาไม่ควร ทั้งนี้ขึ้นอยู่กับวงจรตรรกะที่ใช้นี้อาจส่งผลให้ในงานแบบมีสาย - หรือแบบมีสาย - และตรรกะที่ เนื่องจากมี O ( N
ตามมาตรฐาน2 )การเชื่อมโยงความผิดปกติที่อาจเกิดขึ้นก็จะมีการจำกัดการใช้งานเพื่อส่งสัญญาณที่มีปัญหาทางด้าน กายภาพ อยู่ใกล้กับในการออกแบบที่.
ความผิดปกติทรานซิสเตอร์แบบปกติ รุ่นนี้จะถูกใช้เพื่ออธิบายถึงความผิดปกติประตูตรรกะ CMOS ในระดับทรานซิสเตอร์วิทยุทรานซิสเตอร์ที่อาจจะติดอยู่แบบสั้นหรือติด - เปิดให้บริการ ในติด - ไม่ไกลนักวิทยุทรานซิสเตอร์ที่ทำงานของโปรแกรมประยุกต์ที่มีอยู่เสมอประกอบกิจการ(หรือติดอยู่)และติด - เปิดให้บริการเมื่อวิทยุทรานซิสเตอร์ที่ไม่เคยทำอยู่ในปัจจุบัน(หรือติด - ปิด) ติดอยู่แบบสั้นๆจะผลิตเพื่อไปถึงได้ไม่ไกลนักระหว่าง vdd VSS และ.
รุ่นความผิดปกติของการเปิดให้ ที่นี่สายที่ได้รับการสันนิษฐานหักและอินพุตหนึ่งหรือมากกว่าจะถูกตัดการเชื่อมต่อจากเอาต์พุตที่ควรจะขับรถให้ และด้วยการเชื่อมโยงความผิดปกติพฤติกรรมที่ออกมาจะขึ้นอยู่กับการนำไปใช้งานบนแผงวงจร.รุ่นความผิดปกติการหน่วงเวลา
ได้ที่สถานที่ซึ่งสัญญาณได้ในท้ายที่สุดจะสันนิษฐานว่าค่าที่ถูกต้องแต่ช้ากว่า(หรือแทบจะไม่ได้รวดเร็วยิ่งขึ้น)มากกว่าปกติ