4 . IMPLEMENTATION DETAILSIn the pr

4 . IMPLEMENTATION DETAILS
In the previous section, we enunciated the special features
that differentiate our system from SDR platforms available in
the market. In this section, we discuss some of the implementation details that characterize and support our choices in the
architecture of the system.
Processor Selection
Our system is mostly FPGA driven with the root processor providing register configuration, connectivity between
modules, host-root connectivity, and data logging. For this
purpose, we do not need full fledged embedded processors
running operating system kernels and device drivers. Our
choices were based on free availability and licensing of the
source, resource usage in FPGA, maturity and availability
of software toolchain. Vendor specific solutions were automatically not considered because of the re-engineering effort
required to build another processor for another FPGA. Only
freely available processors with liberal code licensing were
considered because our platform requires us to modify these
processors to suit our purposes.
Plasma by Steve Rhodes— A simple two or three stage
pipeline processor created by Steve Rhodes in opencores.org
released in the Public Domain [5]. It is coded in VHDL
and consumes very little FPGA resources. It has been used
by researchers in [6] [7] for self-testing processor cores. A
full MIPS toolchain is provided along with a small real time
operating system (RTOS). Sample code for running a web

ผลลัพธ์ (ไทย) 1:

4 รายละเอียดการใช้งานในส่วนก่อนหน้านี้ เรา enunciated คุณสมบัติพิเศษที่แตกต่างระบบจากแพลตฟอร์ม SDR ในตลาด ในส่วนนี้ เรากล่าวถึงรายละเอียดการใช้งานที่ลักษณะ และสนับสนุนทางเลือกของเราในบางอย่างสถาปัตยกรรมของระบบการเลือกตัวประมวลผลระบบของเราเป็นส่วนใหญ่ FPGA ที่ขับเคลื่อน ด้วยหน่วยประมวลผลหลักให้กำหนดค่าลงทะเบียน การเชื่อมต่อระหว่างโมดูล การเชื่อมต่อโฮสต์ราก และบันทึกข้อมูล สำหรับการนี้วัตถุประสงค์ เราไม่ต้องการประมวลผลแบบฝังตัวที่เต็มเปี่ยมใช้เมล็ดระบบปฏิบัติการและโปรแกรมควบคุมอุปกรณ์ ของเราเลือกได้ตามความพร้อมใช้งานฟรี และใช้งานของการแหล่งที่มา การใช้ทรัพยากรใน FPGA วุฒิภาวะ และความพร้อมใช้งานของซอฟต์แวร์ toolchain โซลูชั่นเฉพาะของผู้จัดจำหน่ายโดยอัตโนมัติไม่ได้รับการพิจารณาเนื่องจากความพยายามใหม่วิศวกรรมจำเป็นต้องสร้างตัวประมวลผลอื่นอื่น FPGA เท่านั้นตัวประมวลผลได้อนุญาตให้ใช้สิทธิ์เสรีรหัสได้เป็นเนื่องจากเรากำหนดให้เราต้องปรับเปลี่ยนเหล่านี้ตัวประมวลผลให้เหมาะสมกับวัตถุประสงค์ของเราพลาสม่า โดย Steve Rhodes — ระยะสอง หรือสามที่ง่ายไปป์ไลน์การประมวลผลที่สร้างขึ้น โดย Steve Rhodes ใน opencores.orgออกในโดเมนสาธารณะ [5] เป็นเขียน VHDLและใช้ทรัพยากรน้อยมาก FPGA มีการใช้โดยนักวิจัยใน [6] [7] สำหรับแกนประมวลผลทดสอบตนเอง Atoolchain MIPS เต็มจะมาพร้อมกับเวลาจริงขนาดเล็กระบบปฏิบัติการ (RTOS) โค้ดตัวอย่างในการทำเว็บ

ผลลัพธ์ (ไทย) 2:

4 รายละเอียดการปฏิบัติ
ในส่วนก่อนหน้านี้เรากําหนดคุณสมบัติพิเศษ
ที่แตกต่างระบบของเราจากแพลตฟอร์ม SDR ที่มีอยู่ใน
ตลาด ในส่วนนี้เราจะหารือถึงบางส่วนของรายละเอียดการดำเนินการที่เป็นลักษณะและการสนับสนุนทางเลือกของเราใน
สถาปัตยกรรมของระบบ.
เลือกหน่วยประมวลผล
ระบบของเราส่วนใหญ่จะ FPGA ขับเคลื่อนด้วยหน่วยประมวลผลรากให้ลงทะเบียนค่าการเชื่อมต่อระหว่าง
โมดูลเชื่อมต่อโฮสต์รากและ บันทึกข้อมูล สำหรับครั้งนี้
มีจุดประสงค์ที่เราไม่จำเป็นต้องฝังตัวประมวลผลเต็มเปี่ยม
ทำงานเมล็ดระบบปฏิบัติการและโปรแกรมควบคุมอุปกรณ์ เรา
เลือกที่จะขึ้นอยู่กับความพร้อมใช้งานฟรีและการออกใบอนุญาตของ
แหล่งที่มาของการใช้ทรัพยากรใน FPGA วุฒิภาวะและความพร้อม
ของ toolchain ซอฟแวร์ โซลูชั่นที่เฉพาะเจาะจงของผู้ขายได้รับโดยอัตโนมัติไม่ถือว่าเป็นเพราะความพยายามอีกครั้งวิศวกรรม
จำเป็นในการสร้างหน่วยประมวลผลอีก FPGA อื่น เพียง
ประมวลผลที่มีได้อย่างอิสระกับการออกใบอนุญาตรหัสเสรีนิยมได้รับ
การพิจารณาเพราะแพลตฟอร์มของเราเราต้องปรับเปลี่ยนเหล่านี้
หน่วยประมวลผลเพื่อให้เหมาะกับวัตถุประสงค์ของเรา.
พลาสม่าโดยสตีฟ Rhodes- สองหรือสามขั้นตอนง่ายๆใน
การประมวลผลท่อที่สร้างขึ้นโดยสตีฟโรดส์ใน opencores.org
การปล่อยตัวในโดเมนสาธารณะ [5] มันถูกเขียนใน VHDL
และสิ้นเปลืองทรัพยากร FPGA น้อยมาก มันถูกใช้
โดยนักวิจัยใน [6] [7] สำหรับตัวเองทดสอบแกนประมวลผล
เต็ม toolchain MIPS มีให้พร้อมกับเวลาจริงขนาดเล็ก
ระบบปฏิบัติการ (RTOS) โค้ดตัวอย่างสำหรับการใช้เว็บ

ผลลัพธ์ (ไทย) 3:

4 . รายละเอียดการใช้งานในส่วนก่อนหน้า เรา enunciated คุณลักษณะพิเศษระบบของเราที่แตกต่างจากแพลตฟอร์ม SDR ที่มีอยู่ในตลาด ในส่วนนี้เราหารือบางส่วนของรายละเอียดที่อธิบายลักษณะและการสนับสนุนตัวเลือกของเราในสถาปัตยกรรมของระบบการเลือกตัวประมวลผลระบบของเราส่วนใหญ่ขับเคลื่อนด้วยโปรเซสเซอร์บนรากให้ตั้งค่าการเชื่อมต่อระหว่างการลงทะเบียนโมดูลการเชื่อมต่อโฮสต์ของรากและข้อมูลการเข้าสู่ระบบ สำหรับนี้จุดประสงค์ที่เราไม่ต้องเต็มเปี่ยมฝังตัว โปรเซสเซอร์ใช้ระบบปฏิบัติการเคอร์เนล และควบคุมอุปกรณ์ ของเราทางเลือกขึ้นอยู่กับห้องพักฟรี และการออกใบอนุญาตของแหล่งที่มา การใช้ทรัพยากรในเอฟพีจีเอ วุฒิภาวะและความพร้อมของ toolchain ซอฟต์แวร์ โซลูชั่นเฉพาะผู้ขายได้โดยอัตโนมัติ ไม่ใช่เพราะถือว่าเรื่องวิศวกรรม ความพยายามต้องสร้างอีกตัวบนอีก เพียงอิสระของโปรเซสเซอร์ กับการออกใบอนุญาตรหัสเสรีนิยมเพราะถือว่าแพลตฟอร์มของเราต้องการให้เราแก้ไขเหล่านี้โปรเซสเซอร์เพื่อให้เหมาะกับวัตถุประสงค์ของเราพลาสมาโดยสตีฟโรดส์ - สองหรือสามขั้นตอนง่ายๆท่อที่สร้างขึ้นโดยสตีฟ Rhodes ใน opencores.org โปรเซสเซอร์เผยแพร่ในที่สาธารณะโดเมน [ 5 ] มันเป็นรหัสในภาษา VHDLออกแบบและใช้ทรัพยากรน้อยมาก มีการใช้โดยนักวิจัย [ 6 ] [ 7 ] สำหรับตนเอง การทดสอบหน่วยประมวลผลคอร์ เป็นtoolchain Min เต็มมาพร้อมกับขนาดเล็กเวลาจริงระบบปฏิบัติการ ( RTOS ) โค้ดตัวอย่างสำหรับการใช้เว็บ