Implementation resultMISC processor

Implementation result
MISC processors of 11 kinds were implemented.Here,the target device is a Stratix V FPGA (Altera Corp).The maximum clock frequency and the resource usage of each MISC processor are show in Table 1.Here for comparison with current RISC processors,a 32-bit original soft-core RISC processor including 11 instruction,just as in the situation of the MISC processor with the 32-bit original soft-core RISC processorshow that the clock frequency of the 32-bit adder MISC processor is 22.1 times higher than that of the soft-core RISC processor.Moreover,since the implementation area of the 32-bit adder MISC processor is 182 ALMs, if the same number of ALMs as 1,587 ALMs of the soft-core RISC processor is used,than 8 MISC processors can be implemented onto the area and can be executed perfectly in parallel,thereby achieving eight-times-better performance can be estimated as the product of the clock frequency ratio of the MISC processor to the soft-core RISC processor and the number of of implementable modules,then the overall performance can be estimated as 192 times better than that of the soft-core RISC processor.

ผลลัพธ์ (ไทย) 1:

ผลการดำเนินงานโปรเซสเซอร์เบ็ดเตล็ด 11 ชนิดถูกนำมาใช้นี่ อุปกรณ์เป้าหมายคือ FPGA เป็น V Stratix (การแปลง Corp)ความถี่ที่สูงและการใช้ทรัพยากรของแต่ละตัวประมวลผลเบ็ดเตล็ดจะแสดงในตาราง 1 ที่นี่สำหรับการเปรียบเทียบกับปัจจุบัน RISC โปรเซสเซอร์ การ 32 บิตเดิม soft-core RISC โปรเซสเซอร์รวมถึงคำแนะนำ 11 เช่นเดียวกับสถานการณ์ของโปรเซสเซอร์เบ็ดเตล็ดที่มีการ 32 บิตเดิม soft-core RISC processorshow ว่าความถี่ของตัวประมวลผล 32 บิตวงจรบวกเบ็ดเตล็ดนาฬิกาที่ 22.1 เท่าสูงกว่าที่ตัวประมวลผล RISC soft-coreนอกจากนี้ เนื่องจากพื้นที่ใช้งานของตัวประมวลผล 32 บิตวงจรบวกเบ็ดเตล็ดเป็นยาย 182 ถ้าเลขเดียวกันของบุญเป็นบุญ 1,587 ของตัวประมวลผล RISC soft-core ใช้ 8 เบ็ดเตล็ดโปรเซสเซอร์สามารถดำเนินการไปยังพื้นที่ และสามารถดำเนินการอย่างสมบูรณ์แบบพร้อมกัน จึงบรรลุประสิทธิภาพดีกว่าเวลาแปดความเป็นผลิตภัณฑ์ของอัตราส่วนความถี่นาฬิกาของโพรเซสเซอร์เบ็ดเตล็ดเพื่อประมวลผล RISC soft-core และจำนวนของโมดูล implementableแล้วสามารถประเมินประสิทธิภาพโดยรวมเป็น 192 ครั้งดีกว่าของตัวประมวลผล RISC soft-core

ผลลัพธ์ (ไทย) 3:

ผลการดำเนินงาน
Misc โปรเซสเซอร์ของ 11 ชนิดถูกนำมาใช้ ตรงนี้อุปกรณ์เป้าหมายเป็น stratix V FPGA ( ALTERA CORP ) สูงสุดที่ความถี่นาฬิกาและการใช้ทรัพยากรของแต่ละอื่น ๆซึ่งจะแสดงในตารางที่ 1 มาเปรียบเทียบกับโปรเซสเซอร์ RISC ปัจจุบัน หน่วยประมวลผล RISC 32 บิตเดิมแกนอ่อน รวม 11 คำสั่งเช่นเดียวกับในสถานการณ์ของอื่น ๆประมวลผลกับ 32 บิตเดิมแกนอ่อน processorshow RISC ที่ความถี่นาฬิกาของ 32 บิตเพิ่มเติมอื่น ๆประมวลผลที่ 22.1 ครั้งสูงกว่าของ RISC processor แกนอ่อน นอกจากนี้ เนื่องจากการใช้พื้นที่ของ 32 บิตเพิ่มเติมอื่น ๆประมวลผลเป็นพวกทาน ถ้าทานเป็น 1587 หมายเลขเดียวกัน ทานของ RISC processor แกนอ่อน ใช้8 อื่น ๆ ) สามารถดำเนินการบนพื้นที่และสามารถดำเนินการได้อย่างสมบูรณ์ในแบบขนานซึ่งจะช่วยให้บรรลุประสิทธิภาพที่ดีขึ้น 8 ครั้ง สามารถประเมินเป็นผลิตภัณฑ์ของอัตราส่วนความถี่สัญญาณนาฬิกาของโปรเซสเซอร์อื่น ๆไปยังแกนอ่อน และจำนวนของ RISC Processor implementable โมดูล ,แล้วประสิทธิภาพโดยรวมสามารถประเมินได้ดีกว่าของแกนอ่อน RISC โปรเซสเซอร์ 192 ครั้ง