The dashed boxes in the block diagr

The dashed boxes in the block diagram separate the three main parts of the USART (listed from
the top): Clock generator, Transmitter and Receiver. Control Registers are shared by all units.
The clock generation logic consists of synchronization logic for external clock input used by synchronous
slave operation, and the baud rate generator. The XCK (transfer clock) pin is only
used by synchronous transfer mode. The Transmitter consists of a single write buffer, a serial
Shift Register, Parity Generator and control logic for handling different serial frame formats. The
write buffer allows a continuous transfer of data without any delay between frames. The
Receiver is the most complex part of the USART module due to its clock and data recovery
units. The recovery units are used for asynchronous data reception. In addition to the recovery
units, the Receiver includes a parity checker, control logic, a Shift Register and a two level
receive buffer (UDR). The Receiver supports the same frame formats as the Transmitter, and
can detect Frame Error, Data OverRun and Parity Errors.

ผลลัพธ์ (ไทย) 1:

การประกล่องในบล็อคไดอะแกรมแยก 3 ส่วนหลักของ USART (รายการจากด้านบน): นาฬิกาเครื่องกำเนิดไฟฟ้า เครื่องส่งสัญญาณและรับสัญญาณ ทะเบียนควบคุมใช้ร่วมกัน โดยหน่วยทั้งหมดตรรกะสร้างนาฬิกาประกอบด้วยตรรกะการซิงโครไนส์สำหรับนาฬิกาภายนอกเข้าใช้แบบซิงโครนัสดำเนินการทาส และเครื่องกำเนิดไฟฟ้าอัตรารับส่งข้อมูล มี pin XCK (โอนย้ายนาฬิกา) เท่านั้นใช้โหมดการถ่ายโอนแบบซิงโครนัส ตัวรับสัญญาณประกอบด้วยบัฟเฟอร์เขียนเดียว เป็นประจำเลื่อนลงทะเบียน สร้างพาริตี้ และควบคุมตรรกะสำหรับการจัดการรูปแบบเฟรมประจำแตกต่างกัน ที่เขียนบัฟเฟอร์ช่วยให้การโอนย้ายอย่างต่อเนื่องของข้อมูลโดยไม่มีการล่าช้าระหว่างเฟรม ที่ตัวรับสัญญาณเป็นส่วนซับซ้อนมากที่สุดของโมดูล USART เนื่องจากเป็นนาฬิกาและข้อมูลการกู้คืนหน่วย หน่วยกู้คืนจะใช้สำหรับการรับข้อมูลแบบอสมวาร นอกจากการกู้คืนหน่วย ผู้รับ มีการตรวจสอบพาริตี้ ควบคุมตรรกะ กะลงทะเบียนระดับสองรับบัฟเฟอร์ (UDR) ตัวรับสัญญาณรองรับรูปแบบเฟรมเดียวกันเป็นสัญญาณ และสามารถตรวจหาข้อผิด พลาดของเฟรมข้อมูลเกิน และข้อผิด พลาดของพาริตี

ผลลัพธ์ (ไทย) 2:

กล่องประในแผนภาพบล็อกแยกสามส่วนหลักของ USART (จากที่ระบุไว้
ด้านบน): กำเนิดนาฬิกา, เครื่องส่งสัญญาณและตัวรับสัญญาณ รีจิสเตอร์ควบคุมร่วมกันโดยทุกหน่วย.
ตรรกะนาฬิการุ่นประกอบด้วยตรรกะการประสานสำหรับใส่นาฬิกาภายนอกใช้โดยซิงโคร
การดำเนินทาสและเครื่องกำเนิดไฟฟ้าอัตราการส่งข้อมูล XCK (นาฬิกาโอน) พินเป็นเพียงการ
ใช้โดยโหมดการถ่ายโอน synchronous ส่งสัญญาณประกอบด้วยเขียน buffer เดียวอนุกรม
สมัครสมาชิกกดปุ่ม Shift, เครื่องปั่นไฟพาริตี้และตรรกะการควบคุมสำหรับการจัดการรูปแบบกรอบอนุกรมที่แตกต่างกัน
เขียน buffer ช่วยให้การถ่ายโอนต่อเนื่องของข้อมูลโดยไม่ชักช้าระหว่างเฟรมใด ๆ
รับเป็นส่วนที่ซับซ้อนที่สุดของโมดูล USART เนื่องจากนาฬิกาและการกู้คืนข้อมูลของ
หน่วย หน่วยกู้คืนจะใช้สำหรับการรับข้อมูลที่ไม่ตรงกัน นอกจากนี้การฟื้นตัวของ
หน่วยรับตรวจสอบรวมถึงความเท่าเทียมกันตรรกะควบคุมสมาชิกกดปุ่ม Shift และระดับสอง
ได้รับบัฟเฟอร์ (UDR) รับสนับสนุนรูปแบบเฟรมเดียวกับเครื่องส่งสัญญาณและ
สามารถตรวจสอบข้อผิดพลาดเฟรมข้อมูลบุกรุกและข้อผิดพลาดพาริตี้

ผลลัพธ์ (ไทย) 3:

เปิดโผกล่องบล็อกไดอะแกรมแยกสามส่วนหลักของ usart ( จดทะเบียนจาก
ด้านบน ) : เครื่องกำเนิดไฟฟ้านาฬิกา , เครื่องส่งและรับสัญญาณ รีจิสเตอร์ควบคุมที่ใช้ร่วมกันโดยทุกหน่วย .
นาฬิการุ่นตรรกะประกอบด้วยตรรกะการป้อนข้อมูลที่ใช้งานภายนอกนาฬิกาโดยทาสและอัตราการส่งข้อมูลแบบซิงโครนัส
, เครื่องกำเนิดไฟฟ้า การ xck ( นาฬิกาโอนเท่านั้น
) พินใช้โหมดการซิงโคร ตัวส่งประกอบด้วยเดียวเขียนบัฟเฟอร์อนุกรม
กะ ลงทะเบียนสร้างความเท่าเทียมกันและควบคุมลอจิกอนุกรมกับรูปแบบกรอบที่แตกต่างกัน
เขียนบัฟเฟอร์ช่วยให้การถ่ายโอนต่อเนื่องของข้อมูลโดยไม่มีการหน่วงเวลาระหว่างเฟรม
รับเป็นส่วนที่ซับซ้อนมากที่สุดของ usart โมดูลเนื่องจากมีนาฬิกา และ หน่วยกู้
ข้อมูลการกู้คืนหน่วยที่ใช้สำหรับรับข้อมูลไม่ตรงกัน นอกจากการฟื้นตัว
หน่วย รับ รวมถึงความเท่าเทียมกันตรวจสอบตรรกะการควบคุมทะเบียนกะและ
ระดับสองรับบัฟเฟอร์ ( UDR ) ตัวรับสัญญาณที่สนับสนุนรูปแบบเฟรมเดียวกันเป็นเครื่องส่งสัญญาณและ
สามารถตรวจสอบกรอบข้อผิดพลาดบุกรุกข้อมูลและความเท่าเทียมกันข้อผิดพลาด