Memory needs of digital processing

Memory needs of digital processing and computing has been
formed so far around the idiosyncrasy of electronic RAM. Between
types of electronic memories, static RAMs have been
the preferred choice for performance-sensitive applications, implementing
cache memories on the processor chips of HPCS.
Multiple single static RAM cells arranged in rows and columns
form what is widely known as a RAM bank structure. A typical
two dimensional (2D) arrangement of 4 4 static RAM
bank is shown in Fig. 1(a), where 16 separate single RAM cells
are independently controlled and each row can store a 4-bit
word. Shared among the RAM cells of a single row, the “Word”
signal grants simultaneous access for Read or Write operation
according to the logical value of the corresponding signal.
The most basic element in electronic RAM bank structures
for static memory design has been the 6-transistor (6T) RAM
cell [6], the layout of which is shown in Fig. 1(b). It consists
of two pass gates for access control and two cross-coupled inverters
with two possible states. Although it has been widely
used in electronic cache memories, its speed performance imposes
the major limit to the overall system processing speed.
To overcome the long foreseen “Memory Wall”, research
has shifted focus on developing all optical RAM alternatives
based on ultra-fast bistable latching and memory elements.
Optical Set-Reset (SR) Flip-Flop (FF) operation has already
Continuous Wave (CW) light [12] or even the polarization
bistability of a cylinder-shaped single mode Vertical Cavity
Surface Emitting Laser [13] have also been exploited.
Despite the numerous FF implementations, only a few true
all optical static RAM cells have been presented so far. The
first optical RAM cell was presented in [14] consisting of two
SOAs acting as Access Gates and two coupled SOA based
MZIs serving as a FF, as shown in Fig. 1(c), experimentally
demonstrating successful operation at 5 Gb/s along with a
performance analysis for reaching 40 Gb/s Read/Write speeds
[15]. The RAM cell presented in [16] also exploits four SOAs,
two of them serving as Access Gates, to achieve Read and
Write operation. Recently an integrated 4-bit optical RAM has
been demonstrated in [17] with ultra-low power consumption
and ultra-small footprint characteristics, exhibiting however a
fall time of 7 nsec. On the other hand, an 8 8 RAM bank has
been presented in [18] implementing however a dynamic RAM
configuration. To this point, we must mention that all optical
RAMimplementations reported so far employ a separate access
gate per RAM cell, mimicking in this way the electronic architectural
layout and not exploiting the full potential of optical
properties.

ผลลัพธ์ (ไทย) 1:

ต้องการหน่วยความจำของการประมวลผลดิจิตอล และคอมพิวเตอร์ได้เกิดขึ้นจนรอบอักษรของหน่วยความจำอิเล็กทรอนิกส์ ระหว่างชนิดของความทรงจำอิเล็กทรอนิกส์ RAMs คงได้รับตัวเลือกเป็นสำหรับการใช้งานประสิทธิภาพการทำงานสำคัญ การใช้ความทรงจำที่แคบนชิปประมวลผลของ HPCSหลายเดียวคง RAM เซลล์จัดเรียงในแถวและคอลัมน์แบบแพร่หลายเรียกว่าเป็นโครงสร้าง ธนาคาร RAM แบบทั่วไปสองมิติ (2D) การจัด 4 4 RAM คงธนาคารจะแสดงอยู่ในรูป 1(a) ที่ 16 แยกเซลล์เดี่ยวของ RAMเป็นอิสระถูกควบคุม และแต่ละแถวสามารถเก็บ 4 บิตword ใช้ร่วมกันระหว่างเซลล์ RAM แถวเดียว "คำ"สัญญาณให้เข้าถึงพร้อมกันสำหรับอ่านหรือเขียนข้อมูลตามค่าตรรกะของสัญญาณที่สอดคล้องกันองค์ประกอบพื้นฐานในโครงสร้าง RAM ธนาคารอิเล็กทรอนิกส์หน่วยความจำแบบคงที่ออกแบบได้ RAM 6 ทรานซิสเตอร์ (6T)เซลล์ [6], เค้าโครงซึ่งจะแสดงอยู่ในรูป 1(b) ประกอบไปด้วยสองผ่านประตูสำหรับควบคุมการเข้าถึงและอินเวอร์เตอร์ข้ามควบคู่สองมีสองสถานะได้ แม้ว่าจะได้รับกันอย่างแพร่หลายใช้ในความทรงจำของแคอิเล็กทรอนิกส์ ประสิทธิภาพความเร็วที่กำหนดขีดจำกัดที่สำคัญให้ระบบโดยรวมการประมวลผลความเร็วเพื่อเอาชนะความยาว foreseen "หน่วยความจำ Wall วิจัยได้เปลี่ยนไปมุ่งเน้นในการพัฒนาทางเลือก RAM แสงทั้งหมดคะแนนจาก bistable รวดเร็วล็อคและหน่วยความจำองค์ประกอบการดำเนินการชุดใหม่ (SR) ฟลิปฟล็อป (FF) แสงได้แล้วWave (CW) แสงต่อเนื่อง [12] หรือแม้แต่โพลาไรซ์bistability ทรงกระบอกเดียวโหมดช่องแนวตั้งยังมีการใช้ประโยชน์เลเซอร์เปล่งผิว [13]แม้ มีจำนวนมากงาน FF, true กี่เท่าแสดงเซลล์ RAM คงแสงทั้งหมดเพื่อให้ห่างไกล การเซลล์ RAM แสงแรกถูกนำเสนอใน [14] ประกอบด้วยสองทำหน้าที่เป็นประตูเข้าและสองคู่ SOA ตามส่องแสงMZIs ให้บริการเป็น FF ดังที่แสดงในรูป 1(c) ทดลองสาธิตการทำงานประสบความสำเร็จที่ 5 Gb/s พร้อมกับการวิเคราะห์ประสิทธิภาพสำหรับถึง 40 Gb/s อ่าน/เขียนเร็ว[15] . RAM เซลล์นำเสนอใน [16] ยังหาประโยชน์สี่ SOAsสองของพวกเขาเป็นประตูเข้า เพื่อให้ได้อ่าน และเขียนการดำเนินการ เมื่อเร็ว ๆ นี้ มี RAM มีออปติคอล 4 บิตรวมการวิจัยใน [17] มีการใช้พลังงานต่ำเป็นพิเศษและขนาดเล็กพิเศษ แสดงอย่างไรก็ตามการตกเวลา 7 nsec บนมืออื่น ๆ 8 8 ธนาคาร RAM ที่มีได้เสนอในการใช้ [18] อย่างไรก็ตาม พลัง RAMการกำหนดค่า ถึงจุดนี้ เราต้องพูดถึงหมดแสงRAMimplementations รายงานจนจ้างเข้าแยกต่างหากประตูต่อเซลล์ RAM นั่งวิธีนี้อิเล็กทรอนิกส์สถาปัตยกรรมเค้าโครงและการไม่ใช้ประโยชน์จากศักยภาพของออปติคอลที่พักแห่งนี้

ผลลัพธ์ (ไทย) 2:

ความต้องการความทรงจำของการประมวลผลดิจิตอลและคอมพิวเตอร์ได้รับการ
สร้างขึ้นเพื่อให้ห่างไกลทั่วนิสัยของแรมอิเล็กทรอนิกส์ ระหว่าง
ประเภทของความทรงจำอิเล็กทรอนิกส์แกะคงได้รับ
ทางเลือกที่ดีสำหรับการใช้งานผลการดำเนินงานที่สำคัญการดำเนินการ
ความทรงจำแคชบนชิปประมวลผลของ HPCS.
หลายเซลล์เดียว RAM คงจัดอยู่ในแถวและคอลัมน์
ในรูปแบบสิ่งที่เป็นที่รู้จักกันอย่างกว้างขวางว่าเป็นโครงสร้างธนาคารแรม โดยทั่วไป
สองมิติ (2D) จัด 4 4 แรมคง
ธนาคารที่แสดงในรูป 1 (ก) ที่ 16 แยกต่างหากเซลล์เดียว RAM
จะถูกควบคุมอย่างเป็นอิสระและแต่ละแถวสามารถเก็บ 4 บิต
คำ ร่วมกันระหว่างเซลล์ RAM ของแถวเดียวที่ "คำว่า"
สัญญาณทุนการเข้าถึงพร้อมกันสำหรับการอ่านหรือเขียนการดำเนินงาน
เป็นไปตามค่าตรรกะของสัญญาณที่สอดคล้องกัน.
องค์ประกอบพื้นฐานที่สุดในโครงสร้างธนาคาร RAM อิเล็กทรอนิกส์
สำหรับการออกแบบหน่วยความจำแบบคงที่ได้รับ 6 -transistor (6T) RAM
มือถือ [6] รูปแบบซึ่งจะแสดงในรูป 1 (ข) มันประกอบด้วย
สองประตูผ่านสำหรับการควบคุมการเข้าถึงและสองอินเวอร์เตอร์ข้ามควบคู่ไป
กับสองรัฐเป็นไปได้ แม้ว่าจะได้รับการยอมรับอย่างกว้างขวาง
ใช้ในความทรงจำแคชอิเล็กทรอนิกส์ประสิทธิภาพความเร็วของการกำหนด
ขีด จำกัด ที่สำคัญในการประมวลผลความเร็วของระบบโดยรวม.
เพื่อเอาชนะเล็งเห็นยาว "Memory กำแพง" การวิจัย
ได้เปลี่ยนมุ่งเน้นการพัฒนาทางเลือก RAM แสงทั้งหมด
ขึ้นอยู่กับที่รวดเร็ว bistable ล็อคและหน่วยความจำองค์ประกอบ.
Optical ชุดรีเซ็ต (อาร์) ปัดพลิก (FF) การดำเนินงานที่มีอยู่แล้ว
อย่างต่อเนื่องคลื่นแสง (CW) [12] หรือแม้กระทั่งโพลาไรซ์
bistability ของรูปทรงกระบอกโหมดเดียวแนวตั้งโพรง
พื้นผิวเปล่งเลเซอร์ [13 ] นอกจากนี้ยังได้รับการใช้ประโยชน์.
แม้จะมีการใช้งานจำนวนมาก FF เพียงไม่กี่จริง
ทุกออปติคอลเซลล์ RAM คงได้รับการนำเสนอเพื่อให้ห่างไกล
แรกเซลล์ RAM แสงถูกนำเสนอใน [14] ประกอบด้วยสอง
SOAs ทำหน้าที่เป็นเข้าถึงเกตส์และสองคู่ SOA ตาม
MZIs ทำหน้าที่เป็น FF ดังแสดงในรูปที่ 1 (ค) การทดลอง
แสดงให้เห็นถึงการดำเนินงานที่ประสบความสำเร็จใน 5 Gb / s พร้อมกับ
การวิเคราะห์ประสิทธิภาพสำหรับการเข้าถึง 40 Gb / s ความเร็วในการอ่าน / เขียน
[15] เซลล์ RAM ที่นำเสนอใน [16] นอกจากนี้ยังใช้ประโยชน์จากสี่ SOAs,
สองของพวกเขาให้บริการการเข้าถึงประตูเพื่อให้บรรลุและอ่าน
เขียนงาน เมื่อเร็ว ๆ นี้แบบบูรณาการ 4 บิตแรมออปติคอลได้
แสดงให้เห็นใน [17] กับการบริโภคพลังงานต่ำเป็นพิเศษ
และลักษณะรอยเท้าขนาดเล็กพิเศษการแสดงอย่างไรก็ตาม
เวลาการล่มสลายของ 7 nsec บนมืออื่น ๆ ที่ธนาคาร 8 8 แรมได้
รับการนำเสนอใน [18] การดำเนินการ แต่แรมแบบไดนามิก
การกำหนดค่า มาถึงจุดนี้เราต้องพูดถึงว่าทุกแสง
RAMimplementations รายงานการจ้างงานเพื่อให้ห่างไกลเข้าถึงแยกต่างหาก
ประตูต่อเซลล์ RAM, ลอกเลียนแบบในลักษณะนี้สถาปัตยกรรมอิเล็กทรอนิกส์
รูปแบบและไม่ได้ใช้ประโยชน์จากศักยภาพของแสง
คุณสมบัติ

ผลลัพธ์ (ไทย) 3:

หน่วยความจำตามความต้องการของการประมวลผลดิจิตอลและคอมพิวเตอร์ได้เกิดขึ้นเพื่อให้ห่างไกลทั่วลักษณะเฉพาะของ บุรีรัมย์ อิเล็กทรอนิกส์ ระหว่างประเภทของความทรงจำอิเล็กทรอนิกส์ แกะแบบได้ทางเลือกในการใช้งานที่มีประสิทธิภาพ การใช้งานแคชความทรงจำบนโปรเซสเซอร์ชิปของ hpcs .แบบสแตติกแรมเซลล์เดียวจัดอยู่ในแถวและคอลัมน์แบบฟอร์มที่เป็นที่รู้จักกันอย่างกว้างขวางว่าเป็นโครงสร้างที่บุรีรัมย์ ธนาคาร โดยทั่วไปสองมิติ ( 2D ) จัด 4 4 สแตติกแรมธนาคารที่แสดงในรูปที่ 1 ( a ) ที่ 16 แยกเซลล์เดียว บุรีรัมย์เป็นอิสระควบคุมและแต่ละแถวสามารถเก็บ 4-bitคำ ที่ใช้ร่วมกันระหว่าง บุรีรัมย์ เซลล์ของแถวเดียว " คำว่าสัญญาณอนุญาตให้เข้าถึงพร้อมกันเพื่ออ่านหรือเขียนงานตามค่าตรรกะของสัญญาณที่สอดคล้องกันองค์ประกอบขั้นพื้นฐานที่สุดในโครงสร้างธนาคารบุรีรัมย์ อิเล็กทรอนิกส์สำหรับการออกแบบหน่วยความจำคงที่ได้รับ 6-transistor ( 6T ) บุรีรัมย์เซลล์ [ 6 ] , แผนผังที่แสดงในรูปที่ 1 ( B ) มันประกอบด้วยสองประตูผ่านการควบคุมการเข้าถึงและสองข้ามคู่ เครื่องแปลงกระแสไฟฟ้ากับสองรัฐที่สุด แม้ว่าจะได้รับอย่างกว้างขวางใช้แคชในความทรงจำอิเล็กทรอนิกส์ประสิทธิภาพความเร็วที่กำหนดขีด จำกัด ที่สำคัญความเร็วในการประมวลผลของระบบโดยรวมเพื่อเอาชนะความยาวมองเห็นผนัง " , วิจัยได้เปลี่ยน มุ่งเน้นการพัฒนาทางเลือกแสงรามทั้งหมดตามระบบขาวดำได้มาอย่างรวดเร็วเป็นพิเศษและองค์ประกอบหน่วยความจำชุดแสงตั้งค่า ( SR ) flip flop ( FF ) ผ่าตัดเรียบร้อยแล้วคลื่นต่อเนื่อง ( CW ) แสง [ 12 ] หรือแม้แต่โพลาไรเซชันbistability ของทรงกระบอกในแนวตั้ง มีโหมดเดียวผิวเปล่งแสงเลเซอร์ [ 13 ] ยังถูกเอาเปรียบแม้จะมีการใช้ FF หลายเพียงไม่กี่จริงแสงทั้งหมดโอ้เอ้เซลล์ที่ได้รับการแสดงเพื่อให้ห่างไกล ที่ก่อนแสงราม เซลล์ที่ถูกนำเสนอใน [ 14 ] ประกอบด้วยสองโซแอสเป็นประตูการเข้าถึงและสองคู่ SOA ตามmzis บริการเป็น FF ดังแสดงในรูปที่ 1 ( C ) , การทดลองแสดงให้เห็นถึงการดำเนินงานที่ประสบความสำเร็จ 5 GB / s พร้อมกับการวิเคราะห์สมรรถนะถึง 40 GB / s อ่าน / เขียนความเร็ว[ 15 ] แรมเซลล์เสนอ [ 16 ] ยังสามารถเกิดขึ้น 4 ,สองของพวกเขาให้บริการเป็นประตูการเข้าถึงเพื่อให้ได้อ่านเขียนงาน เมื่อเร็วๆ นี้ รวม 4-bit รามมีแสงถูกแสดงใน [ 17 ] กับพลังงานนวัตกรรมลักษณะและรอยเท้าขนาดเล็กพิเศษจัดแสดงอย่างไรก็ตามตกเวลา 7 nsec . บนมืออื่น ๆ , RAM 8 ธนาคารถูกนำเสนอใน [ 18 ] ใช้ แต่แกะแบบไดนามิกการปรับแต่งค่า ถึงจุดนี้ เราต้องพูดถึงแสงทั้งหมดramimplementations รายงานจนจ้างเข้าแยกประตูต่อ RAM มือถือเลียนแบบวิธีนี้อิเล็กทรอนิกส์สถาปัตยกรรมรูปแบบและไม่ใช้ประโยชน์เต็มศักยภาพของแสงคุณสมบัติ