The simple logic loop shown in figur

The simple logic loop shown in figure 3 illustrates this point. During the falling edge clock tick, the outputs from synchronous device A change as determined by the logic inside the device. At that point, asynchronous device B receives new inputs, and immediately produces new outputs. Those outputs are looped back as inputs to device A, but are ignored at that time.

ผลลัพธ์ (ไทย) 1:

Loop ตรรกะแบบง่าย ๆ ที่แสดงใน figure 3 แสดงให้เห็นถึงจุดนี้ ในระหว่างตกขอบนาฬิกาติ๊ก เอาท์พุทจากอุปกรณ์แบบซิงโครนัส A เปลี่ยนตามกำหนดตรรกะภายในอุปกรณ์ ที่จุดนี้ อุปกรณ์แบบอะซิงโครนัสบีรับอินพุตใหม่ และผลิตผลใหม่ทันที เอาท์พุทที่มี looped กลับเป็นอินพุตอุปกรณ์ A แต่จะถูกละเว้นในเวลานั้น

ผลลัพธ์ (ไทย) 2:

ห่วงตรรกะง่ายๆที่แสดงใน Fi Gure 3 แสดงให้เห็นถึงจุดนี้ ในช่วงตกเห็บนาฬิกาขอบผลลัพธ์ที่ได้จากอุปกรณ์ซิงโครการเปลี่ยนแปลงตามที่กำหนดโดยตรรกะภายในอุปกรณ์ ณ จุดที่อุปกรณ์ไม่ตรงกัน B จะได้รับปัจจัยการผลิตใหม่และทันทีที่ผลิตเอาท์พุทใหม่ ผลเหล่านั้นจะถูกคล้องกลับมาเป็นปัจจัยการผลิตกับอุปกรณ์ แต่จะถูกละเลยในช่วงเวลานั้น

ผลลัพธ์ (ไทย) 3:

ตรรกะง่ายๆที่แสดงใน gure 3 ห่วงจึงแสดงให้เห็นถึงจุดนี้ ในช่วงตกขอบนาฬิกาติ๊ก ผลผลิตจากอุปกรณ์แบบเปลี่ยนตามที่กำหนดโดยตรรกะภายในอุปกรณ์ ที่จุด B จะได้รับข้อมูลแบบอะซิงโครนัส อุปกรณ์ใหม่ และทันทีที่สร้างผลผลิตใหม่ ผลผลิตเหล่านั้นอาจกลับมาเป็นปัจจัยให้อุปกรณ์ แต่ไม่สนใจในเวลานั้น