electrical properties, such as para

electrical properties, such as parasitic matching and thermal
gradient, can be satisfied. By this definition, each module
abuts at least one of other modules in the same group. Hence
the modules of a symmetry group would form a connected
placement, i.e., a symmetry island.
Fig. 1 shows the architecture of a mixed-signal circuit --­
dynamic comparator. Because this circuit is a fully-differential
architecture, its components should be placed symmetrically to
achieve matching. Based on the concept of symmetry islands,
the placement corresponding to this circuit forms a symmetry
island. In this circuit, the transistor switches Ms, M6, and M7
are driven by a clock signal. Since clock is a noisy signal,
sensitive analog devices should be placed away from the clock
signal. However, if the transistor switches are not well placed
in the symmetry island, clock signal may couple to the
sensitive devices through clock routing paths and thus affect
circuit performance.
For example, Fig. 2 shows a symmetry island, where b/
denotes a self-symmetry module and (bj, bj') represents a
symmetry pair. These modules are placed symmetrically with
respect to the vertical axis. If the module b2s has a clock pin
and is placed inside the symmetry island, the clock routing
path must pass across or along other modules in the same
island. Thus, the clock signal may couple to the module bl or
b3s, and affect circuit performance. However, considering
placement area and total wire length is not sufficient to
identily this condition. To avoid this condition, the module b2s
should be placed on the boundary of the symmetry island. We
consider it as symmetry-island boundary constraint [12]
and observe it during analog and mixed-signal placement. For
simplicity, the modules which need to be placed on the
boundary of a symmetry island are called as boundary
modules in this paper.
To consider boundary constraint in symmetry islands,
ASF-B*-trees [5] are extended to deal with boundary modules
in ID and 2D symmetric placements. As illustrated in [5], only
the right half of the placement plane needs to be considered on
the representatives for the packing of a ID vertical symmetry
island. In the placement, the representative of a symmetry pair
can be placed anywhere except that represents a boundary
module. The representative of a boundary module can only be
placed on the bottom, or the right, or the top boundary of the
right-half plane. For example, Fig. 3(a) shows the placement
of a symmetry group S = {(bo, bo'), (bI. bl'), (b2, b2'), (b3, b3'),
(b4, b4'), (bs, bs'), (b6, b6'), (b7, b7)} in 1D vertical symmetry.
Fig. 3(b) presents the feasible conditions for a symmetry pair
served as a boundary module. More details on handling
boundary modules in ID and 2D symmetry islands can be
found in [12].
III. CONGESTION-AwARE PLACEMENT
In this section, congestion induced by routing nets in
analog circuits is considered. In analog design, a compact
placement is not practical. In order to reduce parasitics and
cross-talk effect, the routing spaces above the active area of
the analog devices are often avoided (Le., they are considered
as obstacles) in the routing phase [13]. Since wires are
preferred not to pass above active area of devices, it is
necessary to preserve enough routing spaces between devices
for successful routing in a layout.
To ensure that there exists enough spaces between devices
for laying out wires, it is necessary to perform blockage aware
congestion estimation in the analog placement step. Xiao et al.
[13] used sequence-pair [14] to implement a blockage aware
congestion-driven placer for analog designs. In their method, a
routability-driven adjustment algorithm is performed after a

ผลลัพธ์ (ไทย) 1:

คุณสมบัติทางไฟฟ้า ความร้อนและการจับคู่เสียงฟู่เหมือนกาฝากไล่ระดับสี สามารถมีความพึงพอใจ จากคำนิยามนี้ แต่ละโมดูลabuts อย่างน้อยหนึ่งโมดูลอื่น ๆ ในกลุ่มเดียวกัน ดังนั้นโมดูลกลุ่มสมมาตรจะฟอร์มการเชื่อมต่อตำแหน่ง เช่น เกาะสมมาตรFig. 1 แสดงสถาปัตยกรรมของวงจรผสมสัญญาณ-comparator ไดนามิก เนื่องจากวงจรนี้มีความสมบูรณ์แตกต่างกันสถาปัตยกรรม ส่วนประกอบของควรวางตำแหน่งให้ให้จับคู่ ตามแนวคิดของสมมาตรเกาะตำแหน่งที่สอดคล้องกับวงจรนี้ใช้แบบสมมาตรแหล่งท่องเที่ยว ในวงจรนี้ ทรานซิสเตอร์สลับ Ms, M6 และ M7ถูกควบคุม โดยสัญญาณนาฬิกา นาฬิกาเป็น สัญญาณเสียงดังอุปกรณ์แอนะล็อกมีความสำคัญควรได้จากนาฬิกาสัญญาณ อย่างไรก็ตาม ถ้าสวิตช์ทรานซิสเตอร์ไม่ดีอยู่ในเกาะสมมาตร สัญญาณนาฬิกาอาจคู่กับการอุปกรณ์สำคัญผ่านเส้นทางสายนาฬิกา และจึง ส่งผลกระทบต่อประสิทธิภาพของวงจรตัวอย่าง Fig. 2 แสดงเป็นสมมาตรเกาะ ที่ b /แสดงโมดูตนเองสมมาตร และ (bj, bj') แทนคู่สมมาตร โมดูลเหล่านี้จะถูกวางตำแหน่งด้วยเคารพแกนแนวตั้ง ถ้า b2s โมดู pin นาฬิกาและอยู่ภายในเกาะสมมาตร สายนาฬิกาเส้นทางต้องผ่านข้าม หรือ ตามโมดูลอื่นในเดียวกันแหล่งท่องเที่ยว ดังนั้น สัญญาณนาฬิกาอาจคู่กับ bl โมดูล หรือb3s และมีผลต่อวงจรประสิทธิภาพ อย่างไรก็ตาม พิจารณาplacement area and total wire length is not sufficient toidentily this condition. To avoid this condition, the module b2sshould be placed on the boundary of the symmetry island. Weconsider it as symmetry-island boundary constraint [12]and observe it during analog and mixed-signal placement. Forsimplicity, the modules which need to be placed on theboundary of a symmetry island are called as boundarymodules in this paper.To consider boundary constraint in symmetry islands,ASF-B*-trees [5] are extended to deal with boundary modulesin ID and 2D symmetric placements. As illustrated in [5], onlythe right half of the placement plane needs to be considered onthe representatives for the packing of a ID vertical symmetryisland. In the placement, the representative of a symmetry paircan be placed anywhere except that represents a boundarymodule. The representative of a boundary module can only beplaced on the bottom, or the right, or the top boundary of theright-half plane. For example, Fig. 3(a) shows the placementof a symmetry group S = {(bo, bo'), (bI. bl'), (b2, b2'), (b3, b3'),(b4, b4'), (bs, bs'), (b6, b6'), (b7, b7)} in 1D vertical symmetry.Fig. 3(b) presents the feasible conditions for a symmetry pairserved as a boundary module. More details on handlingboundary modules in ID and 2D symmetry islands can befound in [12].III. CONGESTION-AwARE PLACEMENTIn this section, congestion induced by routing nets inanalog circuits is considered. In analog design, a compact
placement is not practical. In order to reduce parasitics and
cross-talk effect, the routing spaces above the active area of
the analog devices are often avoided (Le., they are considered
as obstacles) in the routing phase [13]. Since wires are
preferred not to pass above active area of devices, it is
necessary to preserve enough routing spaces between devices
for successful routing in a layout.
To ensure that there exists enough spaces between devices
for laying out wires, it is necessary to perform blockage aware
congestion estimation in the analog placement step. Xiao et al.
[13] used sequence-pair [14] to implement a blockage aware
congestion-driven placer for analog designs. In their method, a
routability-driven adjustment algorithm is performed after a

ผลลัพธ์ (ไทย) 2:

คุณสมบัติทางไฟฟ้าเช่นจับคู่ปรสิตและความร้อนไล่ระดับสีสามารถพอใจ ตามคำนิยามนี้แต่ละโมดูลติดอย่างน้อยหนึ่งของโมดูลอื่น ๆ ในกลุ่มเดียวกัน ดังนั้นโมดูลของสัดส่วนกลุ่มที่จะก่อให้เกิดการเชื่อมต่อตำแหน่งคือเกาะสมมาตร. รูป 1 แสดงสถาปัตยกรรมของวงจรผสมสัญญาณ - เปรียบเทียบแบบไดนามิก เพราะวงจรนี้เป็นอย่างที่แตกต่างกันสถาปัตยกรรมส่วนประกอบควรจะวางแฟ่ที่จะประสบความสำเร็จในการจับคู่ ตามแนวคิดของการเกาะสมมาตร, ตำแหน่งที่สอดคล้องกับวงจรนี้รูปแบบสมมาตรเกาะ ในวงจรนี้ทรานซิสเตอร์สวิทช์นางสาว, M6 และ M7 จะขับเคลื่อนด้วยสัญญาณนาฬิกา เนื่องจากนาฬิกาเป็นสัญญาณที่มีเสียงดัง, อุปกรณ์อะนาล็อกที่มีความสำคัญควรอยู่ห่างจากนาฬิกาสัญญาณ แต่ถ้าสวิทช์ทรานซิสเตอร์จะไม่ได้วางไว้อย่างดีในเกาะสมมาตรสัญญาณนาฬิกาคู่อาจไปยังอุปกรณ์ที่มีความสำคัญผ่านนาฬิกาเส้นทางเส้นทางและทำให้ส่งผลกระทบต่อประสิทธิภาพการทำงานของวงจร. ยกตัวอย่างเช่นรูป 2 แสดงให้เห็นเกาะสมมาตรที่ b / หมายถึงโมดูลสมมาตรตนเองและ (bj, bj) หมายถึงคู่สมมาตร โมดูลเหล่านี้จะถูกวางไว้สมมาตรด้วยความเคารพกับแกนแนวตั้ง ถ้า B2S โมดูลมีเข็มนาฬิกาและจะอยู่ภายในเกาะสมมาตรเส้นทางนาฬิกาเส้นทางต้องผ่านข้ามหรือตามโมดูลอื่นๆ ในเดียวกันเกาะ ดังนั้นสัญญาณนาฬิกาคู่อาจจะโมดูล BL หรือb3s และส่งผลกระทบต่อประสิทธิภาพการทำงานของวงจร อย่างไรก็ตามการพิจารณาพื้นที่และระยะเวลาในการจัดวางสายรวมไม่เพียงพอที่จะidentily สภาพนี้ เพื่อหลีกเลี่ยงสภาพนี้ที่ B2S โมดูลควรอยู่ในขอบเขตของเกาะสมมาตรที่ เราคิดว่ามันเป็นความสมมาตรเกาะ จำกัด ขอบเขต [12] และสังเกตในระหว่างอะนาล็อกและการจัดวางสัญญาณผสม สำหรับความเรียบง่ายโมดูลที่จะต้องวางอยู่บนขอบเขตของเกาะสมมาตรจะถูกเรียกว่าเป็นเขตแดนโมดูลในเอกสารนี้. พิจารณาข้อ จำกัด ขอบเขตในเกาะสมมาตรASF-B * -trees [5] มีการขยายการจัดการกับโมดูลเขตแดนใน ID และ 2D ตำแหน่งสมมาตร ดังแสดงใน [5] เพียงครึ่งขวาของเครื่องบินตำแหน่งจะต้องพิจารณาในสภาผู้แทนราษฎรเพื่อบรรจุสมมาตรID แนวตั้งเกาะ ในตำแหน่งตัวแทนของคู่สมมาตรที่สามารถวางได้ทุกที่ยกเว้นที่แสดงถึงขอบเขตโมดูล ตัวแทนของโมดูลเขตแดนเท่านั้นที่สามารถวางไว้บนด้านล่างหรือขวาหรือเขตแดนด้านบนของเครื่องบินขวาครึ่ง ตัวอย่างเช่นรูป 3 (ก) แสดงให้เห็นถึงตำแหน่งของกลุ่มสมมาตรS = {(บ่อ, บ่อ '), (BI. BL'), (b2, b2 '), (b3, b3') (b4, b4 '), ( BS, ขนาดเล็ก '), (b6, b6'), (b7, b7)} สมมาตรในแนวตั้ง 1D. รูป 3 (ข) นำเสนอเงื่อนไขที่เป็นไปได้สำหรับคู่สมมาตรทำหน้าที่เป็นโมดูลเขตแดน รายละเอียดเพิ่มเติมในการจัดการโมดูลในขอบเขต ID และหมู่เกาะสมมาตร 2D สามารถพบได้ใน[12]. III ตระหนักถึงความแออัดการจัดวางในส่วนนี้เกิดจากความแออัดเส้นทางมุ้งในวงจรแอนะล็อกเป็นที่ยอมรับว่า ในการออกแบบอะนาล็อกที่มีขนาดกะทัดรัดตำแหน่งไม่ได้ในทางปฏิบัติ เพื่อที่จะลด parasitics และผลกระทบข้ามพูดคุยพื้นที่เส้นทางเหนือพื้นที่การใช้งานของอุปกรณ์อะนาล็อกมักจะหลีกเลี่ยง(Le. พวกเขาได้รับการพิจารณาเป็นอุปสรรค) ในขั้นตอนการกำหนดเส้นทาง [13] ตั้งแต่สายจะไม่ชอบที่จะผ่านเหนือพื้นที่การใช้งานของอุปกรณ์ก็เป็นสิ่งจำเป็นเพื่อรักษาพื้นที่เส้นทางพอระหว่างอุปกรณ์สำหรับการกำหนดเส้นทางที่ประสบความสำเร็จในรูปแบบ. เพื่อให้แน่ใจว่ามีช่องว่างพอระหว่างอุปกรณ์สำหรับออกวางสายก็มีความจำเป็นที่จะดำเนินการอุดตันตระหนักถึงการประมาณค่าความแออัดในขั้นตอนการจัดวางแบบอะนาล็อก เสี่ยว et al. [13] ใช้คู่ลำดับ [14] ในการดำเนินการอุดตันตระหนักถึงจัดวางความแออัดที่ขับเคลื่อนด้วยการออกแบบแบบอะนาล็อก ในวิธีการของพวกเขาขั้นตอนวิธีการปรับ routability ขับเคลื่อนจะดำเนินการหลังจากที่

ผลลัพธ์ (ไทย) 3:

สมบัติทางไฟฟ้า เช่นจับคู่ปรสิตและความร้อน
ลาดจะพอใจ โดยความหมายนี้ แต่ละโมดูล
abuts อย่างน้อยหนึ่งของโมดูลอื่น ๆในกลุ่มเดียวกัน ดังนั้น
โมดูลของกลุ่มสมมาตรจะฟอร์มการเชื่อมต่อ
จัดวาง เช่น สมมาตรเกาะ .
รูปที่ 1 แสดงสถาปัตยกรรมของวงจรผสมสัญญาณแบบไดนามิก -- อง
เปรียบเทียบ เพราะวงจรนี้เป็นค่า
อย่างเต็มที่สถาปัตยกรรม ส่วนประกอบของควรอยู่เป็นตายร้ายดี

ให้ตรงกัน ตามแนวคิดของเกาะในรูปแบบสมมาตรสมมาตร

เกาะตำแหน่งที่สอดคล้องกับวงจรนี้ วงจรนี้ ทรานซิสเตอร์สวิตช์ MS , M6 , M7
จะขับเคลื่อนโดยสัญญาณ นาฬิกา . ตั้งแต่นาฬิกาเป็นสัญญาณเสียงดัง
อุปกรณ์อะนาล็อกอ่อนไหวควรอยู่ห่างจากสัญญาณนาฬิกา

อย่างไรก็ตามถ้าทรานซิสเตอร์สวิตช์ไม่วางไว้อย่างดี
ในสมมาตร เกาะสัญญาณ นาฬิกาอาจจะคู่กับ
อุปกรณ์อ่อนไหวผ่านนาฬิกาเส้นทางเส้นทางและจึงมีผลกระทบต่อประสิทธิภาพวงจร
.
ตัวอย่าง รูปที่ 2 แสดงสมมาตรเกาะที่ B /
หมายถึงตนเองสมมาตร โมดูล ( BJ BJ '
) แทน สมมาตรคู่ โมดูลเหล่านี้ถูกวางไว้เป็นตายร้ายดีกับ
เคารพแกนแนวตั้งถ้าโมดูลใหญ่มีนาฬิกาเข็ม
และวางไว้ภายในสมมาตรเกาะนาฬิกาเส้นทางเส้นทางต้องผ่านข้ามหรือลอด
โมดูลอื่น ๆในเกาะเดียวกัน

ดังนั้น สัญญาณ นาฬิกาอาจจะคู่กับโมดูล BL หรือ
b3s และส่งผลกระทบต่อการทำงานของวงจร อย่างไรก็ตาม เมื่อพิจารณาจากพื้นที่และการจัดวาง
ความยาวรวมสายไม่เพียงพอ

identily เงื่อนไขนี้ เพื่อหลีกเลี่ยงเงื่อนไขนี้ โมดูลร้านหนังสือ
ควรอยู่ในขอบเขตของความสมมาตรของเกาะ เราคิดว่ามันเป็นสมมาตรเกาะ

ขอบเขตข้อจำกัด [ 12 ] และสังเกตในระหว่างการจัดวางแบบอนาล็อกและสัญญาณผสม สำหรับ
ความเรียบง่าย โมดูล ซึ่งต้องอยู่ในขอบเขตของการสมมาตรเกาะ

จะเรียกว่าเป็นขอบเขตโมดูลในบทความนี้ จะพิจารณาขอบเขตข้อจำกัดใน

เกาะสมมาตรasf-b * - ต้นไม้ [ 5 ] จะขยายขอบเขตในการจัดการกับโมดูล
ID และ 2D สมมาตรตําแหน่ง . เป็นภาพประกอบใน [ 5 ] ,
ครึ่งขวาของตำแหน่งเครื่องบินต้องพิจารณา
ผู้แทนสําหรับบรรจุบัตรแนวตั้งสมมาตร
เกาะ ในตำแหน่งตัวแทนของสมมาตรคู่
สามารถวางที่ใดก็ได้ยกเว้นว่าเป็นเขตแดน
โมดูลตัวแทนของขอบเขตโมดูลสามารถ
วางไว้ด้านล่าง หรือ ขวา หรือด้านบนขอบของ
เครื่องบินครึ่งขวา ตัวอย่าง รูปที่ 3 ( ก ) แสดงตำแหน่ง
ของกลุ่มสมมาตร s = { ( โบ โบ ' ) , ( บี BL ' ) , ( 2 , 2 ) , ( B3 B3 ' )
( B4 b4 ' ) , ( BS , BS ' ) , ( B6 B6 ' ) , ( B7 B7 ) } ในแนวตั้งสมมาตร 1D .
รูปที่ 3 ( b ) แสดงเงื่อนไขที่เป็นไปได้สำหรับสมมาตร คู่
ทำหน้าที่เป็นขอบเขตของโมดูล รายละเอียดเพิ่มเติมเกี่ยวกับการจัดการ
ขอบเขตโมดูลใน ID และ 2D สมมาตรสามารถพบได้ในเกาะ
[ 12 ] .
3
ติดขัดการตระหนักในส่วนนี้ เนื่องจากเส้นทางติดขัด มุ้งใน
วงจรแอนะล็อก ถือว่า ในแบบอนาล็อก , การกระชับ
ไม่ได้ปฏิบัติ เพื่อลด parasitics
cross-talk และผล จัดเป็นเหนือพื้นที่ใช้งานของ
อุปกรณ์อนาล็อกมักจะหลีกเลี่ยง ( ลี พวกเขาจะถือว่า
เป็นอุปสรรคในเส้นทางระยะ [ 13 ] เนื่องจากสายไฟ
ไม่ต้องการผ่านสูงกว่าพื้นที่ใช้งานของอุปกรณ์ก็จำเป็นที่จะรักษาเส้นทางเป็นพอ

ความสำเร็จ เส้นทางระหว่างอุปกรณ์ต่างๆ ในรูปแบบ
เพื่อให้แน่ใจว่ามีช่องว่างเพียงพอระหว่างอุปกรณ์
สำหรับวางสาย จะต้องดําเนินการอุดตันทราบ
ความแออัดในการประมาณแบบแอนะล็อกวางขั้นตอน เสี่ยว et al .
[ 13 ] ใช้ลำดับคู่ [ 14 ] การใช้จุกทราบ
ความแออัดขับเคลื่อนจัดการออกแบบแบบอะนาล็อก ในวิธีการของพวกเขา ,
routability ขับเคลื่อนการปรับอัลกอริทึมจะดำเนินการหลังจาก