Dynamic RAM (DRAM) stores each bit

Dynamic RAM (DRAM) stores each bit by using a single transistor and capacitor.
Capacitors are the dynamic element. However, because they lose their charge quickly,
they require a fresh infusion of power thousands of times per second, so DRAM chips
include circuitry that performs refresh operations automatically. Each refresh operation is
called a refresh cycle. Unfortunately, a DRAM chip can t perform a refresh operation at the
same time it performs a read or write operation.
Because DRAM circuitry is simpler, more memory cells can be packed into each chip.
(In other words, DRAM has higher density.) In contrast, fewer SRAM bits can be implemented
in each chip, effectively making SRAM more expensive than DRAM. Despite its simpler
circuitry, DRAM is slower than SRAM because of its required refresh cycles and less efficient
circuitry for accessing bits. With current fabrication technology, typical access times
are 10 to 20 ns for DRAM and 1 to 5 ns for SRAM. Improvements in fabrication technology
can decrease both access times but can t change the performance difference.
Note that neither RAM type can match current microprocessor clock rates, which
range from 3 to 4 GHz at this writing. For zero wait states in memory accesses, these clock
rates require the following memory access speeds:

ผลลัพธ์ (ไทย) 1:

Dynamic RAM (DRAM) จัดเก็บแต่ละบิตโดยเดียวทรานซิสเตอร์และตัวเก็บประจุตัวเก็บประจุมีองค์ประกอบแบบไดนามิก อย่างไรก็ตาม เนื่อง จากพวกเขาสูญเสียของเขาได้อย่างรวดเร็วพวกเขาต้องใช้คอนกรีตสดพลังงานหลายพันครั้งต่อวินาที ดังนั้นชิป DRAMรวมวงจรที่ทำการดำเนินการฟื้นฟูโดยอัตโนมัติ แต่ละการดำเนินการฟื้นฟูเรียกว่าวงจรการรีเฟรช อับ ต.สามารถชิป DRAM ทำการฟื้นฟูที่ขณะเดียวกันก็ดำเนินการอ่านหรือเขียนเนื่องจาก DRAM วงจรได้ง่ายกว่า สามารถบรรจุเซลล์หน่วยความจำเพิ่มเติมในแต่ละชิ(ในคำอื่น ๆ DRAM มีความหนาแน่นสูง) ในทางตรงกันข้าม สามารถดำเนินการน้อยกว่า SRAM บิตในแต่ละชิพ ได้อย่างมีประสิทธิภาพทำให้ SRAM แพงกว่า DRAM แม้ มีความเรียบง่ายวงจร DRAM เป็นช้ากว่า SRAM เพราะรอบมันต้องฟื้นฟู และมีประสิทธิภาพน้อยวงจรสำหรับการเข้าถึงบิต ปัจจุบันประดิษฐ์เทคโนโลยี เวลาเข้าถึงทั่วไปจะ 10 20 ns สำหรับ DRAM และ 1 5 ns สำหรับ SRAM ปรับปรุงเทคโนโลยีการผลิตสามารถลดทั้งเวลาการเข้าถึง แต่ไม่สามารถเปลี่ยนความแตกต่างของประสิทธิภาพการทำงานหมายเหตุว่า ชนิด RAM ไม่สามารถตรงกับปัจจุบันไมโครนาฬิการาคาถูก ที่ช่วง 3 4 GHz ที่เขียนนี้ สำหรับศูนย์รออเมริกาหาหน่วยความจำ นาฬิกาเหล่านี้ราคาพิเศษต้องการความเร็วในการเข้าถึงหน่วยความจำดังต่อไปนี้:

ผลลัพธ์ (ไทย) 2:

ไดนามิกแรม (DRAM) เก็บแต่ละบิตโดยใช้ทรานซิสเตอร์เดียวและตัวเก็บประจุ.
ตัวเก็บประจุเป็นองค์ประกอบแบบไดนามิก แต่เนื่องจากพวกเขาสูญเสียค่าใช้จ่ายของพวกเขาได้อย่างรวดเร็ว
พวกเขาต้องการแช่สดพันอำนาจของครั้งต่อวินาทีดังนั้นชิป DRAM
รวมถึงวงจรที่มีประสิทธิภาพการดำเนินงานการฟื้นฟูโดยอัตโนมัติ การดำเนินการฟื้นฟูแต่ละครั้งจะถูก
เรียกว่ารอบการฟื้นฟู แต่น่าเสียดายที่ชิป DRAM ทีสามารถดำเนินการการดำเนินการฟื้นฟูที่
เวลาเดียวกันจะดำเนินการอ่านหรือเขียน.
เพราะวงจร DRAM จะง่ายมากขึ้นเซลล์หน่วยความจำที่สามารถบรรจุลงในชิปแต่ละ.
(ในคำอื่น ๆ DRAM มีความหนาแน่นสูงกว่า.) ในทางตรงกันข้ามน้อยบิตแบบ SRAM สามารถดำเนินการ
ในแต่ละชิปได้อย่างมีประสิทธิภาพทำให้ SRAM มีราคาแพงกว่า DRAM แม้จะมีความเรียบง่ายของ
วงจร DRAM จะช้ากว่า SRAM เพราะรอบของการฟื้นฟูที่จำเป็นและมีประสิทธิภาพน้อยของ
วงจรสำหรับการเข้าถึงบิต ด้วยเทคโนโลยีการผลิตในปัจจุบันเวลาในการเข้าถึงโดยทั่วไป
มี 10 ถึง 20 ns สำหรับ DRAM และ 1-5 ns สำหรับ SRAM การปรับปรุงในด้านเทคโนโลยีการผลิต
สามารถลดทั้งเวลาในการเข้าถึง แต่เสื้อสามารถเปลี่ยนแตกต่างประสิทธิภาพ.
โปรดทราบว่าชนิดของแรมไม่สามารถตรงกับอัตรานาฬิกาไมโครโปรเซสเซอร์ในปัจจุบันซึ่ง
ในช่วง 3-4 GHz ที่เขียนนี้ สำหรับศูนย์รอรัฐในหน่วยความจำเข้าถึง, นาฬิกาเหล่านี้
จำเป็นต้องมีอัตราความเร็วในการเข้าถึงหน่วยความจำต่อไปนี้:

ผลลัพธ์ (ไทย) 3:

Dynamic RAM ( DRAM ) ร้านค้าแต่ละบิตโดยใช้ทรานซิสเตอร์เดี่ยวและตัวเก็บประจุ ตัวเก็บประจุ
เป็นองค์ประกอบแบบไดนามิก แต่เพราะพวกเขาเสียค่าใช้จ่ายของพวกเขาได้อย่างรวดเร็ว
พวกเขาต้องฉีดพลังสดพันครั้งต่อวินาที ดังนั้น DRAM ชิป
รวมวงจรที่มีการรีเฟรชอัตโนมัติ แต่ละรีเฟรชการ
เรียกว่ารอบการรีเฟรช . ขออภัยชิป DRAM ไม่สามารถดำเนินการฟื้นฟูการดำเนินงานที่
เหมือนกัน เวลา มัน ดำเนินการอ่านหรือเขียนงาน .
เพราะ DRAM วงจรง่ายกว่า เซลล์หน่วยความจำเพิ่มเติมสามารถบรรจุลงในแต่ละชิป .
( ในคำอื่น ๆ , DRAM มีความหนาแน่นสูงกว่า ) ในทางตรงกันข้ามน้อยกว่า SRAM บิตสามารถใช้
ในแต่ละชิปได้อย่างมีประสิทธิภาพทำให้ SRAM มีราคาแพงมากกว่ากัน . แม้จะมีวงจรง่ายกว่า
,DRAM จะช้ากว่าเพราะต้องฟื้นฟูของ SRAM วงจรและวงจรมีประสิทธิภาพ
น้อยลงสำหรับการเข้าถึงบิต ด้วยเทคโนโลยีการผลิตปัจจุบัน โดยทั่วไปเวลาเข้าถึง
10 ถึง 20 NS สำหรับ DRAM และ 1 ถึง 5 NS สำหรับ SRAM . ในการปรับปรุงเทคโนโลยีการผลิตสามารถลดทั้งการเข้าถึง
ครั้ง แต่ไม่สามารถเปลี่ยนความแตกต่าง
)หมายเหตุว่า ไม่มี RAM ชนิดสามารถตรงกับนาฬิกาปัจจุบันไมโครโปรเซสเซอร์อัตรา ซึ่ง
ช่วงจาก 3 ไป 4 GHz ที่เขียนนี้ สำหรับศูนย์รอรัฐในหน่วยความจำเข้าถึงอัตรานาฬิกาเหล่านี้ต้องการความเร็วในการเข้าถึงหน่วยความจำ

ต่อไปนี้ :