shows the speedup of different alte

shows the speedup of different alternatives described in Section 5.3 compared to the ROBUST mechanism (where all the cells are robust, and the cache size is smaller than the baseline). The write-through (WT) mechanism performs 18% worse, on average, due to additional writeback traffic that increases congestion in the on-die interconnect and memory bus. The MC_DISABLE proposal in [7] has the whole cache operational at the single-processor, high-voltage configuration, so it performs 9.5% better than ROBUST. Our MC mechanisms perform similar to MC_DISABLE if we use LRU cache replacement at high voltage. However, if we use the same replacement policy as low-voltage (Section 3.2), they perform better by 5.6% (MC_WB), 8.4% (MC_SWP), and 3.4% (MC_DUP) on average.

ผลลัพธ์ (ไทย) 1:

แสดง speedup ทางเลือกต่าง ๆ ที่อธิบายไว้ในส่วน 5.3 เปรียบเทียบกลไกแข็งแรง (ที่ทุกเซลล์จะแข็งแกร่ง และขนาดแคชมีขนาดเล็กกว่าแบบพื้นฐาน) เขียนโดย (WT) กลไกทำ 18% แย่ เฉลี่ย เนื่องจากในการเขียนกลับเพิ่มเติมการจราจรที่แออัดในรถบัส interconnect และหน่วยความจำบนตายเพิ่มขึ้น MC_DISABLE ข้อเสนอใน [7] มีแคชทั้งที่ปฏิบัติงานที่กำหนดค่าตัวประมวล ผลเดียว แรงสูง เพื่อทำการ 9.5% ดีกว่า ROBUST กลไกของ MC ทำคล้ายกับ MC_DISABLE ถ้าเราใช้แทนแค LRU ที่แรงดันสูง อย่างไรก็ตาม ถ้าเราใช้นโยบายเดิมเปลี่ยนเป็นแรงดันต่ำ (หัวข้อ 3.2), พวกเขาทำงานดีขึ้น โดย 5.6% (MC_WB), 8.4% (MC_SWP), และ 3.4% (MC_DUP) โดยเฉลี่ย

ผลลัพธ์ (ไทย) 2:

แสดงให้เห็นถึงการเร่งความเร็วของทางเลือกที่แตกต่างกันอธิบายไว้ในมาตรา 5.3 เมื่อเทียบกับกลไก ROBUST (ที่ทุกเซลล์มีประสิทธิภาพและขนาดของแคชมีขนาดเล็กกว่าพื้นฐาน) เขียนผ่าน (น้ำหนัก) กลไกการดำเนินการ 18% แย่ลงโดยเฉลี่ยเนื่องจากการจราจรเพิ่มเติมไรท์แบ็คที่เพิ่มความแออัดในการเชื่อมต่อระหว่างกันตายและรถบัสหน่วยความจำ ข้อเสนอ MC_DISABLE ใน [7] มีแคชทั้งการดำเนินงานที่เดียวประมวลผลการกำหนดค่าไฟฟ้าแรงสูงจึงจะดำเนินการ 9.5% ดีกว่า ROBUST กลไก MC ของเราดำเนินการคล้ายกับ MC_DISABLE ถ้าเราใช้แทนแคช LRU ที่แรงดันไฟฟ้าสูง แต่ถ้าเราจะใช้นโยบายการแทนที่เดียวกับแรงดันต่ำ (มาตรา 3.2) พวกเขาทำงานได้ดีขึ้น 5.6% (MC_WB) 8.4% (MC_SWP) และ 3.4% (MC_DUP) โดยเฉลี่ย

ผลลัพธ์ (ไทย) 3:

แสดงการเร่งความเร็วของทางเลือกต่าง ๆที่อธิบายไว้ในมาตรา 5.3 เมื่อเทียบกับกลไกที่แข็งแกร่ง ( ซึ่งทุกเซลล์จะมีเสถียรภาพ และขนาดแคชมีขนาดเล็กกว่าเส้น ) เขียนโดย ( WT ) กลไกการ 18 % แย่ เฉลี่ย เนื่องจากการจราจรที่ติดขัด writeback เพิ่มเติมเพิ่มในแม่พิมพ์ interconnect และรถบัสหน่วยความจำข้อเสนอ mc_disable ใน [ 7 ] มีทั้งแคชระดับปฏิบัติการประมวลผลเดียวปรับแต่งแรงดันสูง ดังนั้นการ 9.5% ดีกว่าที่แข็งแกร่ง กลไก MC ของเราดำเนินการคล้ายกับ mc_disable ถ้าเราใช้แคชแทนเลยที่แรงดันสูง แต่ถ้าเราใช้เดียวกันนโยบายเปลี่ยนเป็นแรงดันต่ำ ( มาตรา 3 ) , พวกเขาจะแสดงได้ดีกว่า 5.6 % ( mc_wb ) 8.4 % ( mc_swp ) และ 3 .4 % ( mc_dup ) โดยเฉลี่ย