The System Level Design Language Wo

The System Level Design Language Workshop, the Future of VHDL Workshop and several other forums on object- oriented VHDL are currently discussing the question whether to extend VHDL or to define a new language for formal language based specification of systems. The focus primarily lies on design and on the description of design written in an executable language that allows an early detection of erron !hrough simulation, respectively.

ผลลัพธ์ (ไทย) 1:

ระบบระดับออกแบบภาษาเชิง อนาคต อบรม VHDL และกระดานข่าวหลายในวัตถุ-เน้น VHDL กำลังกำลังสนทนาคำถามว่าจะขยาย VHDL หรือการกำหนดภาษาใหม่สำหรับภาษาทางตามข้อกำหนดของระบบ โฟกัสเป็นหลักอยู่ ในการออกแบบ และคำอธิบายของการออกแบบที่เขียนด้วยภาษาการกระทำที่ช่วยให้การตรวจหาของ erron ! hrough จำลอง ตามลำดับ

ผลลัพธ์ (ไทย) 2:

การประชุมเชิงปฏิบัติการภาษาการออกแบบระดับระบบ, อนาคตของ VHDL การประชุมเชิงปฏิบัติการและการประชุมอื่น ๆ หลาย VHDL ที่มุ่งเน้นวัตถุกำลังหารือกันเกี่ยวกับคำถามที่ว่าจะขยาย VHDL หรือการกำหนดภาษาใหม่สำหรับภาษาที่เป็นทางการตามข้อกำหนดของระบบ โฟกัสส่วนใหญ่อยู่กับการออกแบบและในรายละเอียดของการออกแบบการเขียนในภาษาที่ปฏิบัติการที่ช่วยให้การตรวจสอบในช่วงต้นของ erron! จำลอง hrough ตามลำดับ

ผลลัพธ์ (ไทย) 3:

ระดับการออกแบบระบบฝึกอบรมเชิงปฏิบัติการภาษา อนาคตของภาษาเชิงปฏิบัติการและฟอรั่มอื่น ๆหลายวัตถุ - เน้นภาษากำลังปรึกษาถามว่าจะขยาย VHDL หรือการกำหนดภาษาใหม่สำหรับภาษาสุภาพตามข้อกำหนดของระบบที่เน้นหลักอยู่ในการออกแบบและรายละเอียดของแบบที่เขียนในภาษาปฏิบัติการที่อนุญาตให้มีการตรวจหา erron ! Through จำลอง ตามลำดับ