Fig. 5.26 shows the input structure

Fig. 5.26 shows the input structure for the ion implantation. It is one half of an NMOS-Transistor, which is cut through the gate. The crystalline silicon substrate is partly covered by a thick silicon dioxide layer forming the isolation and a thin silicon dioxide layer serving as the gate oxide and as a scattering oxide for the implantation. The gate is made of polysilicon which is also covered by a thin silicon dioxide layer.

ผลลัพธ์ (ไทย) 1:

รูปที่ 5.26 แสดงโครงสร้างการป้อนข้อมูลสำหรับการฝังไอออน ก็ครึ่งของการ NMOS-ทรานซิสเตอร์ ซึ่งถูกตัดผ่านประตู พื้นผิวของผลึกซิลิคอนบางส่วนครอบคลุมเป็นชั้นหนาซิลิคอนไดออกไซด์ที่ขึ้นรูปแยกและชั้นบางซิลิกอนไดออกไซด์ เป็น gate ออกไซด์และ เป็นออกไซด์การกระจายสำหรับการฝัง ประตูที่ทำจาก polysilicon ซึ่งยังครอบคลุม ด้วยชั้นบางซิลิกอนไดออกไซด์

ผลลัพธ์ (ไทย) 2:

มะเดื่อ. 5.26 แสดงโครงสร้างการป้อนข้อมูลสำหรับการฝังไอออน มันเป็นเพียงครึ่งหนึ่งของ NMOS ทรานซิสเตอร์ซึ่งถูกตัดผ่านประตู พื้นผิวผลึกซิลิคอนถูกปกคลุมบางส่วนจากชั้นซิลิกอนไดออกไซด์หนาขึ้นรูปและการแยกชั้นซิลิคอนไดออกไซด์บางทำหน้าที่เป็นประตูออกไซด์และออกไซด์กระเจิงสำหรับการปลูก ประตูที่ทำจากโพลีซิลิคอนซึ่งยังถูกปกคลุมด้วยชั้นบางซิลิคอนไดออกไซด์

ผลลัพธ์ (ไทย) 3:

รูปแสดงโครงสร้าง 5.26 input สำหรับฝังไอออน . มันเป็นครึ่งหนึ่งของทรานซิสเตอร์ nmos ซึ่งถูกตัดผ่านประตู ฐานรองซิลิคอนผลึกเป็นบางส่วนปกคลุมด้วยชั้นหนาซิลิคอนไดออกไซด์เป็นแยกและบางซิลิคอนไดออกไซด์ชั้นทำหน้าที่เป็นเกทออกไซด์และการกระจายออกไซด์สำหรับการปลูก ประตูทำจาก Polysilicon ซึ่งยังปกคลุมด้วยชั้นบางซิลิคอนไดออกไซด์ .