The test graphs were incorporated i

The test graphs were incorporated into a VHDL testbench and the functionality of the design was verified using the ModelSim simulator. Also, the design was verified in actual hardware using an FPGA development board by configuring the FPGA with a 16-node SPCU. For the sake of convenience, a circuit emulating the host’s behaviour was also implemented on the FPGA itself. The shortest paths computed by the FPGA-based SPCU were verified to be accurate.

ผลลัพธ์ (ไทย) 1:

กราฟทดสอบถูก incorporated ใน VHDL testbench และฟังก์ชันการทำงานของการออกแบบรับการตรวจสอบการใช้การจำลอง ModelSim ยัง การออกแบบที่รับการตรวจสอบในฮาร์ดแวร์จริงใช้เป็นบอร์ดพัฒนา FPGA โดยการกำหนดค่า FPGA ที่มีใน SPCU 16-โหน เพื่อประโยชน์ในการอำนวยความสะดวก วงจร emulating พฤติกรรมของโฮสต์ถูกยังนำมาใช้บน FPGA ตัวเอง เส้นทางสั้นที่สุดคำนวณ โดยการใช้ FPGA SPCU ถูกตรวจสอบมีความถูกต้อง

ผลลัพธ์ (ไทย) 2:

กราฟการทดสอบถูกรวมอยู่ใน testbench VHDL และการทำงานของการออกแบบได้รับการยืนยันโดยใช้การจำลอง ModelSim นอกจากนี้การออกแบบได้รับการยืนยันในฮาร์ดแวร์ที่เกิดขึ้นจริงโดยใช้คณะกรรมการพัฒนา FPGA โดยการกำหนดค่า FPGA 16 โหนด SPCU เพื่อประโยชน์ในการอำนวยความสะดวก, วงจรการลอกเลียนแบบพฤติกรรมของโฮสต์ยังถูกนำมาใช้ใน FPGA ตัวเอง เส้นทางที่สั้นที่สุดคำนวณโดย SPCU FPGA-based ถูกตรวจสอบความถูกต้อง

ผลลัพธ์ (ไทย) 3:

กราฟทดสอบถูกรวมอยู่ใน testbench VHDL และฟังก์ชันการทำงานของการตรวจสอบการใช้ modelsim Simulator นอกจากนี้ การตรวจสอบฮาร์ดแวร์ที่เกิดขึ้นจริงโดยใช้ FPGA โดยการคณะกรรมการพัฒนา FPGA กับ spcu 16 โหนด เพื่อความสะดวก วงจรเลียนแบบพฤติกรรมของโฮสต์และดำเนินการบน FPGA นั่นเอง เส้นทางที่สั้นที่สุด คำนวณโดยออกแบบตาม spcu ถูกตรวจสอบมีความถูกต้อง