Know the OperationThe RAM memory sy

Know the Operation
The RAM memory system shown in Figure 11-42 will be used in our examples. As
we emphasized in earlier discussions, successful troubleshooting of relatively
complex circuit or system begins with a thorough knowledge of its operation. Before we can discuss the testing of this RAM system, we should first analyze it carefully so that we fully understand its operation.
The total capacity is 4K x 8 and is made up of four 1K x 8 RAM modules. A module may be just a single IC, or it may consist of several ICs(e.g two 1K chips). Each module is connected to the CPU through the address and data busus and through the R/W control line. The modules have common I/O data lines. During a read operation these lines become data output lines through which the selected module places its data on the bus for the CPU to read. During a write operation, these lines act as input lines for the memory to accept CPU-generated data from the data bus for writing into the selected location.
The 74ALS138 decoder and the four-input OR gate combine to decode the high-order address lines to generate the chip select signals kO, k1, K2, and k3 These signals enable a specific RAM module for a read or a write operation. The IN VERTER is used to invert the CPU-generated Enable signal(E) so that the decoder is enabled only while E is HIGH. The E pulse occurs only ater allowing enough time for the address lines to stabilize following the application of a new address on the address bus, E will be LOW while the address and R/W lines are changing: this prevents the
occurrence of decoder output glitches that could erroneously activate a memory chip and possibly cause invalid data to be stored.
Each RAM module has its address inputs connected to the CPU address hus lines Ao through A9. The high-order address lines A10 through A15 select one of the RAM modules. The selected module decodes address lines A0 through A9 to find the word location that is being addressed. The following examples will show how to determine the addresses that correspond to each module.

ผลลัพธ์ (ไทย) 1:

ทราบการดำเนินการระบบหน่วยความจำ RAM ที่แสดงในรูปที่ 11-42 จะถูกใช้ในตัวอย่างของเรา เป็น เราเน้นในการสนทนาก่อนหน้า การแก้ไขปัญหาของค่อนข้างประสบความสำเร็จวงจรที่ซับซ้อนหรือระบบเริ่มต้น ด้วยความรู้จริงของการ ก่อนที่เราสามารถอธิบายการทดสอบระบบนี้ RAM เราควรแรกวิเคราะห์อย่างรอบคอบเพื่อให้เราเข้าใจการทำงานของ ความจุ 4 K x 8 และขึ้นเป็นโมดูล RAM 4 1 K x 8 โมดูลอาจเพียง IC ตัวเดียว หรืออาจประกอบด้วยของหลาย ICs (เช่นสอง 1K ชิ) แต่ละโมดูเชื่อมต่อกับ CPU busus ที่อยู่และข้อมูล และบรรทัดควบคุม R/W โมดูลที่มีบรรทัดข้อมูล I/O ทั่วไป ในระหว่างการดำเนินการอ่าน ข้อมูลเหล่านี้เป็นบรรทัดแสดงผลบรรทัดซึ่งโมดูลที่เลือกสถานข้อมูลบนรถบัสของ CPU ในการอ่าน ในระหว่างการดำเนินการเขียน บรรทัดเหล่านี้ทำหน้าที่เป็นบรรทัดสำหรับการป้อนค่าสำหรับหน่วยความจำเพื่อรองรับ CPU ที่มีสร้างข้อมูลจากบัสข้อมูลสำหรับการเขียนไปยังตำแหน่งที่เลือก ตัวถอดรหัส 74ALS138 และการป้อนข้อมูลสี่ OR ประตูรวมถอดรหัสบรรทัดที่อยู่สั่งสูงเพื่อสร้างเลือกชิสัญญาณเกาะ k1, K2 และ k3 สัญญาณเหล่านี้เปิดใช้งานโมดูล RAM เฉพาะสำหรับการอ่านหรือการเขียนข้อมูล IN VERTER ใช้การกลับ signal(E) เปิดใช้งานสร้าง CPU ที่เปิดใช้งานโปรแกรมถอดรหัสเท่านั้นในขณะที่ E คือ สูง ชีพจร E เกิดขึ้นเฉพาะ ater ที่อนุญาตให้เวลาเพียงพอสำหรับบรรทัดที่อยู่เพื่อรักษาเสถียรภาพต่อการประยุกต์ใช้ที่อยู่บนบัสที่อยู่ใหม่ E จะต่ำในขณะอยู่ และเปลี่ยนบรรทัด R/W: ซึ่งป้องกันการ ของถอดออกชิบกพร่องที่ผลสามารถเปิดใช้งานหน่วยความจำ และอาจทำให้ข้อมูลไม่ถูกต้องจะถูกเก็บไว้ แต่ละโมดูล RAM มีอินพุตที่อยู่การเชื่อมต่ออยู่ CPU hus บรรทัดอ่าวผ่าน A9 บรรทัดที่อยู่สั่งสูง A10 ถึง A15 เลือกโมดูล RAM อย่างใดอย่างหนึ่ง โมดูลที่เลือก decodes อยู่เส้น A0 ถึง A9 ค้นหาตำแหน่งคำที่ถูกระบุ ตัวอย่างต่อไปนี้จะแสดงวิธีการตรวจสอบอยู่ที่สอดคล้องกับแต่ละโมดู

ผลลัพธ์ (ไทย) 2:

ทราบว่าการดำเนินงาน
ของระบบหน่วยความจำ RAM แสดงในรูปที่ 11-42 จะใช้ในตัวอย่างของเรา ในฐานะที่
เราเน้นในการอภิปรายก่อนหน้านี้การแก้ปัญหาที่ประสบความสำเร็จค่อนข้าง
วงจรที่ซับซ้อนหรือระบบเริ่มต้นด้วยความรู้อย่างละเอียดของการดำเนินงาน ก่อนที่เราจะหารือเกี่ยวกับการทดสอบระบบ RAM นี้เราควรวิเคราะห์อย่างรอบคอบเพื่อให้เราเข้าใจการดำเนินงานของ.
ความจุรวมเป็น 4K x 8 และถูกสร้างขึ้นจากสี่ 1K x 8 โมดูล RAM โมดูลอาจจะเป็นเพียงแค่ IC เดียวหรือมันอาจจะประกอบด้วยหลายของวงจรรวม (เช่นสอง 1K ชิป) แต่ละโมดูลเชื่อมต่อกับ CPU ผ่านที่อยู่และข้อมูล busus และผ่านการ / W สายควบคุม R โมดูลที่มีร่วมกันของ I / O สายข้อมูล ในระหว่างการดำเนินการอ่านบรรทัดเหล่านี้กลายเป็นข้อมูลที่สายออกผ่านโมดูลที่เลือกสถานที่ของข้อมูลบนรถบัสสำหรับ CPU ในการอ่าน ในระหว่างการดำเนินการเขียนเส้นเหล่านี้ทำหน้าที่เป็นเส้นที่นำเข้าสำหรับหน่วยความจำในการรับข้อมูลของ CPU ที่เกิดจากรถบัสข้อมูลสำหรับการเขียนไว้ในสถานที่ที่เลือก.
74ALS138 ถอดรหัสและสี่อินพุทหรือประตูรวมกันเพื่อถอดรหัสบรรทัดที่อยู่สูงใบสั่ง เพื่อสร้างเลือกชิปสัญญาณ ko, K1, K2, K3 และสัญญาณเหล่านี้ช่วยให้โมดูล RAM ที่เฉพาะเจาะจงสำหรับการอ่านหรือการดำเนินการเขียน ใน VERTER จะใช้ในการกลับซีพียูสร้างการเปิดใช้งานสัญญาณ (E) เพื่อให้ถอดรหัสถูกเปิดใช้งานเท่านั้นในขณะที่ E อยู่ในระดับสูง อีชีพจรเกิดขึ้นเฉพาะผสมให้มีเวลาเพียงพอสำหรับสายที่อยู่ในการรักษาเสถียรภาพต่อไปนี้การประยุกต์ใช้ที่อยู่ใหม่บนรถบัสที่อยู่, E จะต่ำในขณะที่อยู่และ R / สาย W มีการเปลี่ยนแปลงนี้จะช่วยป้องกัน
การเกิดขึ้นของถอดรหัสบกพร่องเอาท์พุท ที่ไม่ถูกต้องสามารถเปิดใช้งานชิปหน่วยความจำและอาจก่อให้เกิดข้อมูลไม่ถูกต้องจะถูกเก็บไว้.
โมดูล RAM แต่ละคนมีปัจจัยการผลิตที่อยู่ของการเชื่อมต่อไปยังที่อยู่ของ CPU เส้นสามีอ่าวผ่าน A9 เส้นที่อยู่สูงใบสั่ง A10 A15 ผ่านเลือกหนึ่งในโมดูลแรม โมดูลที่เลือกถอดรหัสบรรทัดที่อยู่ A0 ผ่าน A9 เพื่อค้นหาตำแหน่งคำที่มีการแก้ไข ตัวอย่างต่อไปนี้จะแสดงวิธีการตรวจสอบที่อยู่ที่ตรงกับแต่ละโมดูล