We propose buffered compare archite

We propose buffered compare architecture that performs compare-n-op operations inside DRAM to provide offchip bandwidth savings with passive, lightweight logic.

ผลลัพธ์ (ไทย) 1:

เรานำเสนอสถาปัตยกรรมเปรียบเทียบบัฟเฟอร์ที่ดำเนินการเปรียบเทียบ-n-op ภายใน DRAM ให้ประหยัดแบนด์วิธ offchip ตรรกะแฝง น้ำหนักเบา

ผลลัพธ์ (ไทย) 2:

เราเสนอบัฟเฟอร์เปรียบเทียบสถาปัตยกรรมที่มีประสิทธิภาพการเปรียบเทียบ-N-op การดำเนินงานภายในเพื่อให้ DRAM offchip เงินฝากออมทรัพย์ที่มีแบนด์วิดธ์เรื่อย ๆ , ตรรกะที่มีน้ำหนักเบา

ผลลัพธ์ (ไทย) 3:

เราเสนอในสถาปัตยกรรมที่แสดงการเปรียบเทียบ compare-n-op ภายใน DRAM เพื่อให้ประหยัดแบนด์วิดธ์ offchip ด้วยเรื่อยๆ เหตุผลที่มีน้ำหนักเบา