In the FCUDA flow, each hardware co

In the FCUDA flow, each hardware core has
private on-chip memory and computation logic, and multiple
cores are instantiated to improve throughput and latency.
This throughput-oriented synthesis allows fine-grained scaling
of the parallelism but also places stress on on-chip communication
and external memory bandwidth. When instantiating
many cores, they must share access to external
memory ports. Furthermore, the cores may process overlapping
data; thus, the opportunity to share data on-chip
can reduce off-chip bandwidth pressure. For example, with
cores accelerating matrix multiplication (Fig. 1), independent
blocks process overlapping input data that can be shared
on-chip.

ผลลัพธ์ (ไทย) 1:

ในขั้นตอนการ FCUDA แต่ละคอร์ฮาร์ดแวร์ได้ส่วนตัวบน chip หน่วยความจำและการคำนวณตรรกะ และหลายแกนมีสร้างอินสแตนซ์เพื่อปรับปรุงอัตราความเร็วและเวลาแฝงการสังเคราะห์เชิงปริมาณนี้ให้กำหนดมาตราส่วนของ parallelism แต่ยังเครียดสถานการสื่อสารบนชิพและแบนด์วิธหน่วยความจำภายนอก เมื่อถึงด่วนหลายแกน พวกเขาต้องแบ่งปันการเข้าถึงภายนอกหน่วยความจำพอร์ต นอกจากนี้ แกนประมวลผลอาจดำเนินการการทับซ้อนข้อมูล ดังนั้น มีโอกาสที่จะแบ่งปันข้อมูลบนชิพสามารถลดความดันแบนด์วิธออกชิป เช่นแกนเร่งคูณเมทริกซ์ (รูป 1), อิสระกระบวนการบล็อกซ้อนข้อมูลป้อนเข้าที่สามารถใช้ร่วมกันบนชิ

ผลลัพธ์ (ไทย) 2:

ในการไหล FCUDA แต่ละหลักฮาร์ดแวร์มี
หน่วยความจำบนชิปส่วนตัวและตรรกะการคำนวณและหลาย
แกน instantiated เพื่อปรับปรุงการส่งผ่านข้อมูลและแฝง.
การสังเคราะห์ผ่านที่มุ่งเน้นการนี้จะช่วยให้การปรับละเอียด
ขนาน แต่ยังวางความเครียดบนชิป การสื่อสาร
และแบนด์วิดธ์หน่วยความจำภายนอก เมื่อ instantiating
แกนจำนวนมากที่พวกเขาจะต้องใช้การเข้าถึงภายนอก
พอร์ตหน่วยความจำ นอกจากนี้แกนอาจประมวลผลที่ทับซ้อนกัน
ข้อมูล ดังนั้นโอกาสที่จะแบ่งปันข้อมูลบนชิป
สามารถลดความดันแบนด์วิดธ์ออกชิป ตัวอย่างเช่นกับ
แกนเร่งคูณเมทริกซ์ (รูปที่ 1). อิสระ
บล็อกประมวลผลที่ทับซ้อนกันป้อนข้อมูลที่สามารถใช้ร่วมกัน
บนชิป