Today’s VLSI technology makes it bo

Today’s VLSI technology makes it both feasible and economical to integrate a complex system on a single chip. Designing such a system on a chip (SoC) usually involves stitching pre-designed IP cores together through various forms of
communication links. As the delay of global interconnects becomes the dominating factor of system performance, the design of high performance global communication architectures
becomes the key to successful SoC designs.
One of the most commonly used on-chip communication
architectures is the shared-bus architecture. The main advantage of shared-bus architectures includes simple topology,
low cost, and extensibility. Several companies have developed
their own on-chip bus architectures, such as CoreConnect [1],
AMBA [2], and OpenCore [3]. Modules connected to a bus
are divided into two categories: masters and slaves. Masters
can initiate a bus transaction, while slave modules merely respond to transactions initiated by masters. Since a bus is typically shared by multiple masters, arbitration is required and
a master can access the bus only after it receives an access
grant from the arbiter. Commonly used arbitration methods
include priority-based arbitration [2] and time division multiplexing (TDMA) [3]. Randomized arbitration is also introduced in LOTTERYBUS [4]. As only one module can access the bus at any time, the bandwidth is limited when the
number of modules attached to a bus is large. The bandwidth
can be improved by hierarchical bus architectures [1], in which
multiple buses are connected with each other through bridges.
Studies in [5, 6] propose algorithms to perform bus hierarchy
optimization based on communication profiles. However, hierarchical bus architectures may suffer long latency for inter-bus
communications, and bridges usually have high area cost due
to their large number of buffers.

ผลลัพธ์ (ไทย) 1:

วันนี้เทคโนโลยี VLSI ทำให้มันเป็นไปได้ และประหยัดในการรวมระบบที่ซับซ้อนในการชิ ออกแบบระบบดังกล่าวบนชิพ (SoC) มักจะเกี่ยวข้องกับเย็บแกน IP ก่อนออกผ่านรูปแบบต่าง ๆ กันการเชื่อมโยงสื่อสาร เป็นการเชื่อมโยงระหว่างส่วนกลาง กลายเป็นพลังอำนาจเหนือตัวคูณประสิทธิภาพของระบบ การออกแบบของสถาปัตยกรรมสากลสื่อสารประสิทธิภาพสูงกลายเป็นกุญแจสำคัญที่จะประสบความสำเร็จแบบ SoCการสื่อสารบนชิปที่ใช้บ่อยที่สุดอย่างใดอย่างหนึ่งสถาปัตยกรรมสถาปัตยกรรมบัสที่ใช้ร่วมกันได้ ประโยชน์หลักของสถาปัตยกรรมของบัสที่ใช้ร่วมกันรวมถึงโทโพโลยีแบบง่ายต้นทุนต่ำ และเพิ่มความสามารถ หลายบริษัทได้พัฒนาสถาปัตยกรรมบนชิปรถตนเอง เช่น CoreConnect [1],อัมบาไทเปซิ [2], และ [3] OpenCore โมดูลที่เชื่อมต่อกับรถบัสแบ่งออกเป็นสองประเภท: มาสเตอร์ และทาส ต้นแบบสามารถเริ่มต้นธุรกรรมรถ ในขณะที่โมดูทาสตอบสนองเพียงธุรกรรมที่เริ่มต้นจากต้นแบบ เนื่องจากรถบัสปกติก็หลายแบบ อนุญาโตตุลาการเป็นสิ่งจำเป็น และต้นแบบสามารถเข้าถึงรถหลังจากได้รับการเข้าถึงเงินช่วยเหลือจากมีการตัดสิน ใช้วิธีการอนุญาโตตุลาการรวมถึงอนุญาโตตุลาการตามความสำคัญ [2] และ (TDMA) [3] การมัลติเพล็กซ์แบบแบ่งเวลา นอกจากนี้ยังมีนำ randomized อนุญาโตตุลาการใน LOTTERYBUS [4] โมเท่านั้นสามารถเข้าถึงรถตลอดเวลา แบนด์วิดท์เป็นจำกัดเวลาการโมดูลต่าง ๆ ที่แนบกับตัวรถมีขนาดใหญ่ แบนด์วิดท์สถาปัตยกรรมลำดับรถ [1], ซึ่งสามารถปรับปรุงรถบัสหลายจะเชื่อมต่อกันผ่านสะพานศึกษาใน [5, 6] อัลกอริทึมการขนส่งชั้นนำเสนอปรับให้เหมาะสมตามโพรไฟล์การสื่อสาร อย่างไรก็ตาม สถาปัตยกรรมบัสลำดับอาจทรมานแฝงยาวสำหรับระหว่างสื่อสาร และสะพานมักจะมีพื้นที่สูงต้นทุนครบกำหนดไปของพวกเขาจำนวนมากของบัฟเฟอร์

ผลลัพธ์ (ไทย) 2:

เทคโนโลยี VLSI วันนี้ทำให้ทั้งสองเป็นไปได้และประหยัดในการรวมระบบที่ซับซ้อนในชิปตัวเดียว การออกแบบระบบดังกล่าวบนชิป (SoC) มักจะเกี่ยวข้องกับการเย็บออกแบบไว้ล่วงหน้าแกน IP
ร่วมกันผ่านรูปแบบต่างๆของการเชื่อมโยงการสื่อสาร ในฐานะที่เป็นความล่าช้าของการเชื่อมต่อทั่วโลกจะกลายเป็นปัจจัยที่มีอำนาจเหนือของประสิทธิภาพของระบบการออกแบบที่มีประสิทธิภาพสูงสถาปัตยกรรมการสื่อสารทั่วโลกจะกลายเป็นกุญแจสำคัญในการออกแบบ SoC ที่ประสบความสำเร็จ. หนึ่งใช้กันมากที่สุดในการติดต่อสื่อสารบนชิปสถาปัตยกรรมเป็นสถาปัตยกรรมบัสที่ใช้ร่วมกัน ประโยชน์หลักของสถาปัตยกรรมที่ใช้ร่วมกันบัสรวมถึงโครงสร้างที่เรียบง่ายต้นทุนต่ำและการขยาย หลาย บริษัท ได้มีการพัฒนาของตัวเองสถาปัตยกรรมรถบัสบนชิปเช่นCoreConnect [1], AMBA [2] และ OpenCORE [3] โมดูลเชื่อมต่อกับรถบัสจะแบ่งออกเป็นสองประเภท: ปริญญาโทและทาส ปริญญาโทสามารถเริ่มต้นการทำธุรกรรมรถบัสในขณะที่โมดูลทาสเพียงตอบสนองต่อการทำธุรกรรมที่ริเริ่มโดยโท ตั้งแต่รถบัสที่ใช้ร่วมกันโดยทั่วไปโทหลายอนุญาโตตุลาการที่จำเป็นและเป็นหลักที่สามารถเข้าถึงรถบัสเฉพาะหลังจากที่ได้รับการเข้าถึงทุนจากผู้ตัดสิน นิยมใช้วิธีการอนุญาโตตุลาการประกอบด้วยอนุญาโตตุลาการลำดับความสำคัญตาม [2] และมัลติแบ่งเวลา (TDMA) [3] อนุญาโตตุลาการสุ่มเป็นที่รู้จักใน LOTTERYBUS [4] เป็นเพียงหนึ่งในโมดูลที่สามารถเข้าถึงรถได้ตลอดเวลาแบนด์วิดท์ที่มี จำกัด เมื่อจำนวนของโมดูลที่แนบมากับรถบัสที่มีขนาดใหญ่ แบนด์วิดธ์ได้ดีขึ้นโดยลำดับชั้นสถาปัตยกรรมรถบัส [1] ซึ่งในหลายรถโดยสารมีการเชื่อมต่อกันผ่านสะพาน. การศึกษาใน [5, 6] เสนอขั้นตอนวิธีการที่จะดำเนินการลำดับชั้นของรถบัสเพิ่มประสิทธิภาพขึ้นอยู่กับรูปแบบการสื่อสาร อย่างไรก็ตามสถาปัตยกรรมรถบัสลำดับชั้นอาจประสบความล่าช้านานสำหรับรถบัสระหว่างการสื่อสารและสะพานมักจะมีค่าใช้จ่ายในพื้นที่สูงเนื่องจากการจำนวนมากของพวกเขาบัฟเฟอร์

ผลลัพธ์ (ไทย) 3:

ด้วยเทคโนโลยีของวันนี้มันทั้งความคุ้มค่าและประหยัด เพื่อบูรณาการระบบที่ซับซ้อนบนชิปตัวเดียว การออกแบบระบบดังกล่าวบนชิป ( SoC ) มักจะเกี่ยวข้องกับการเย็บก่อนการออกแบบแกน IP ร่วมกันผ่านรูปแบบต่างๆของ
การเชื่อมโยงการสื่อสาร เช่น ความล่าช้าของโลกเชื่อมต่อจะกลายเป็นปัจจัยในการปฏิบัติงานของระบบการออกแบบสถาปัตยกรรมการสื่อสารระดับโลก
ประสิทธิภาพสูงเป็นกุญแจสู่การออกแบบสประสบความสำเร็จ
หนึ่งของการใช้บ่อยที่สุดบนรถบัสการสื่อสาร
สถาปัตยกรรมเป็นสถาปัตยกรรม ประโยชน์หลักของสถาปัตยกรรมรวมถึงรถบัสแบบง่าย
ค่าใช้จ่ายต่ำและการขยาย . หลาย บริษัท ได้พัฒนาบนสถาปัตยกรรมบัส
ของตัวเอง ,เช่น coreconnect [ 1 ] ,
Amba [ 2 ] และ opencore [ 3 ] โมดูลเชื่อมต่อกับบัส
แบ่งออกเป็นสองประเภท : ปริญญาโทและทาส นาย
3 รถบัสธุรกรรมในขณะที่ทาสโมดูลเพียงตอบสนองธุรกรรมที่ริเริ่มโดยนาย เนื่องจากรถบัสโดยทั่วไปจะใช้ร่วมกันโดยผู้เชี่ยวชาญหลาย การใช้
อาจารย์สามารถเข้าถึงรถบัสเพียงหลังจากที่มันได้รับการเข้าถึง
อนุญาตจากผู้ตัดสิน . โดยทั่วไปใช้วิธีการอนุญาโตตุลาการ
รวมแผนกอนุญาโตตุลาการ [ 2 ] และเวลาตามลําดับความสําคัญของการมัลติเพล็กซ์ ( TDMA ) [ 3 ] และการแนะนำใน lotterybus [ 4 ] เป็นเพียงหนึ่งในโมดูลสามารถเข้าถึงได้ในเวลาใด ๆรถทัวร์ , แบนด์วิดธ์ จำกัด เมื่อ
หมายเลขของโมดูลที่แนบมากับรถบัสขนาดใหญ่ แบนด์วิดธ์
ที่สามารถปรับปรุงโดยการเมล์สถาปัตยกรรม [ 1 ] ซึ่งใน
รถโดยสารหลายเชื่อมต่อกับแต่ละอื่น ๆผ่านสะพาน .
ศึกษา [ 5 , 6 ] เสนอขั้นตอนวิธีการเพิ่มประสิทธิภาพลำดับชั้น
รถตามรูปแบบการสื่อสาร อย่างไรก็ตาม สถาปัตยกรรมรถบัสลำดับชั้นอาจประสบความล่าช้ามานานระหว่างการสื่อสารรถบัส
และสะพานที่มักจะมีพื้นที่ราคาสูงเนื่องจาก
จํานวนของบัฟเฟอร์