Chip-multiprocessor (CMP) architect

Chip-multiprocessor (CMP) architectures present a challenge for efficient simulation,
combining the requirements of a detailed microprocessor simulator with that of a tightly-coupled parallel
system.
In this paper, a distributed simulator for target CMPs is presented based on the Message
Passing Interface (MPI) designed to run on a host cluster of workstations.

Microbenchmark-based
evaluation is used to narrow the parallelization design space concerning the performance of
distributed vs. centralized target L2 simulation, blocking vs. non-blocking remote cache accesses,
null-message vs. barrier techniques for clock synchronization, and network interconnect selection.
The best combination is shown to yield speedups of up to 16 on a 9-node cluster of dual-CPU
workstations, partially due to cache effects.

ผลลัพธ์ (ไทย) 1:

สถาปัตยกรรม (CMP) มัลติโปรเซสเซอร์ชินำเสนอความท้าทายสำหรับการจำลองมีประสิทธิภาพ รวมความต้องการของการจำลองไมโครโปรเซสเซอร์โดยละเอียดที่คู่ขนานควบคู่อย่างใกล้ชิดระบบ กระดาษนี้ การจำลองการกระจายเป้าหมาย CMPs แสดงตามข้อความผ่านอินเทอร์เฟซ (MPI) ออกแบบมาเพื่อทำงานบนโฮสต์คลัสเตอร์ของเวิร์กสเตชัน โดย Microbenchmarkประเมินจะใช้ในการจำกัดพื้นที่ออกแบบ parallelization เกี่ยวกับประสิทธิภาพของกระจายเทียบกับเป้าหมายจากส่วนกลางจำลอง L2 บล็อกกับบล็อกไม่ใช่แคเข้าถึงnull-ข้อเทียบกับอุปสรรคเทคนิคสำหรับการซิงโครไนส์นาฬิกา และเครือข่ายเชื่อมเลือกดีที่สุดคือแสดงให้ speedups ถึง 16 บนคลัสเตอร์โหน 9 ของ CPU แบบ dualสเต บางส่วนจากผลแคช

ผลลัพธ์ (ไทย) 2:

ชิปมัลติ (CMP) สถาปัตยกรรมที่นำเสนอความท้าทายสำหรับการจำลองที่มีประสิทธิภาพ,
การรวมความต้องการของจำลองไมโครโปรเซสเซอร์รายละเอียดกับที่ของขนานแน่นควบคู่
ระบบ.
ในบทความนี้จำลองการกระจายสำหรับ CMPS เป้าหมายจะถูกนำเสนอขึ้นอยู่กับข้อความ
การเชื่อมต่อผ่าน (MPI) ออกแบบมาเพื่อทำงานในคลัสเตอร์โฮสต์ของเวิร์คสเตชั่. Microbenchmark ตามการประเมินผลที่ใช้ในการออกแบบพื้นที่แคบขนานที่เกี่ยวข้องกับการปฏิบัติงานของการกระจายเทียบกับเป้าหมายส่วนกลางจำลอง L2, การปิดกั้นกับไม่ปิดกั้นการเข้าถึงระยะไกลแคช, null ข้อความ เทียบกับเทคนิคอุปสรรคสำหรับการประสานนาฬิกาและเครือข่ายตัวเลือกการเชื่อมต่อ. ชุดที่ดีที่สุดคือการแสดงให้เห็นว่าผลผลิต speedups ถึง 16 ในคลัสเตอร์ 9 โหนดของ CPU dual- เวิร์กสเตชันบางส่วนเนื่องจากผลกระทบแคช

ผลลัพธ์ (ไทย) 3:

ชิปมัลติ ( CMP ) สามารถนำเสนอความท้าทายให้มีประสิทธิภาพจำลอง
รวมความต้องการของจำลองไมโครโปรเซสเซอร์ พร้อมกับของแน่นคู่ขนาน
ระบบ
บทความนี้กระจายการจำลอง CMPS เป้าหมายนำเสนอตามข้อความ
ผ่านอินเตอร์เฟซ ( MPI ) ที่ออกแบบมาเพื่อทำงานบนโฮสต์กลุ่มเวิร์คสเตชั่น


microbenchmark ตามการประเมินผลจะใช้เพื่อจำกัดพื้นที่ออกแบบ parallelization ไปเกี่ยวกับการปฏิบัติงานของ
กระจายกับการจำลอง L2 เป้าหมายจากการปิดกั้นและไม่ปิดกั้นการเข้าถึงระยะไกลแคช , ข้อความและเทคนิค
null อุปสรรคสำหรับการปรับนาฬิกา และเครือข่าย 3 .
ชุดที่ดีที่สุดจะแสดงผลผลิต speedups ถึง 16 ในกลุ่ม 9-node dual CPU
เวิร์กสเตชันบางส่วนจากแคชผล .