The PA-8000 RISC CPU is the first o

The PA-8000 RISC CPU is the first of a
new generation of Hewlett-Packard
microprocessors. Designed for highend
systems, it is among the world’s most
powerful and fastest microprocessors. It features
an aggressive, four-way, superscalar
implementation, combining speculative execution
with on-the-fly instruction reordering.
The heart of the machine, the instruction
reorder buffer, provides out-of-order execution
capability.
Our primary design objective for the PA-
8000 was to attain industry-leading performance
in a broad range of applications. In
addition, we wanted to provide full support
for 64-bit applications. To make the PA-8000
truly useful, we needed to ensure that the
processor would not only achieve high benchmark
performance but would sustain such
performance in large, real-world applications.
To achieve this goal, we designed large, external
primary caches with the ability to hide
memory latency in hardware. We also implemented
dynamic instruction reordering in
hardware to maximize instruction-level parallelism
available to the execution units.
The PA-8000 connects to a high-bandwidth
Runway system bus, a 768-Mbyte/s splittransaction
bus that allows each processor to
generate multiple outstanding memory
requests. The processor also provides glueless
support for up to four-way multiprocessing
via the Runway bus. The PA-8000
implements the new PA (Precision Architecture)
2.0, a binary-compatible extension of
the previous PA-RISC architecture. All previous
code executes on the PA-8000 without
recompilation or translation.
Architecture enhancements
PA 2.0 incorporates a number of advanced
microarchitectural enhancements, most supporting
64-bit computing. We widened the
integer registers and functional units, including
the shift/merge unit, to 64 bits. PA 2.0
supports flat virtual addressing up to 64 bits,
as well as physical addresses greater than 32
bits (40 bits on the PA-8000). A new mode
bit governs address formation, creating
increased flexibility. In 32-bit addressing
mode, the processor can take advantage of
64-bit computing instructions for faster
throughput. In 64-bit addressing mode, 32-
bit instructions and conditions are available
for backward compatibility.
In addition, the following extensions help
optimize performance for virtual memory
and cache management, branching, and
floating-point operations:
• fast TLB (translation look-aside buffer)
insertion instructions,
• load and store instructions with 16-bit
displacement,
• memory prefetch instructions,
• support for variable-size pages,
• halfword instructions for multimedia
support,
• branches with 22-bit displacements,
• branches with short pointers,
• branch prediction hinting,
• floating-point multiply-and-accumulate
instructions, and
• multiple floating-point compare-result
bits.
Key hardware features
Since the PA-8000’s completely redesigned
core uses no circuitry from previousgeneration
processors, we could design the
new processor with any microarchitectural
features necessary to attain high performance.
Figure 1 (next page) shows a functional-block
diagram of the PA-8000’s basic control and
data paths.
The chip’s most notable feature is the 56-
entry instruction reorder buffer, to our
knowledge the industry’s largest, which
serves as the central control unit. It supports
full register renaming for all instructions in
the buffer and tracks instruction interdependencies
to allow dataflow execution
through the entire 56-instruction window.

ผลลัพธ์ (ไทย) 1:

PA-8000 RISC CPU เป็นครั้งแรกของการรุ่นใหม่ของ Hewlett-Packardประมวลการ ออกแบบมาสำหรับ highendระบบ มันเป็นที่สุดของโลกประมวลมีประสิทธิภาพ และรวดเร็ว มีคุณลักษณะพิเศษการก้าวร้าว สี่ superscalarดำเนินงาน รวมดำเนินการเก็งกำไรมีคำแนะนำบนบินสั่งซื้อใหม่หัวใจของเครื่องจักร คำสั่งสั่งบัฟเฟอร์ ช่วยให้การดำเนินการคำสั่งความสามารถในการวัตถุประสงค์สำหรับ PA - หลักการออกแบบของเรา8000 ถูกบรรลุประสิทธิภาพอุตสาหกรรมชั้นนำในช่วงกว้างของการใช้งาน ในนอกจากนี้ เราต้องการให้การสนับสนุนอย่างเต็มที่สำหรับโปรแกรมประยุกต์ 64 บิต ต้องการ PA-8000มีประโยชน์อย่างแท้จริง เราต้องมั่นใจว่าการตัวประมวลผลจะไม่เพียงได้มาตรฐานสูงประสิทธิภาพการทำงาน แต่จะรักษาเช่นประสิทธิภาพในการใช้งานจริง ใหญ่เพื่อให้บรรลุเป้าหมายนี้ เราออกแบบภายนอก ขนาดใหญ่แคชหลักสามารถซ่อนหน่วยความจำการแฝงในฮาร์ดแวร์ เรายังนำมาใช้คำแนะนำแบบไดนามิกในการสั่งซื้อใหม่ฮาร์ดแวร์ขยาย parallelism ระดับคำสั่งมีหน่วยปฏิบัติการPA-8000 เชื่อมต่อความถี่สูงรถบัสระบบรันเวย์ splittransaction 768-Mbyte/sรถที่ช่วยให้แต่ละหน่วยประมวลผลเพื่อสร้างหน่วยความจำคงเหลือหลายร้องขอ ตัวประมวลผลยังมี gluelessสนับสนุนถึงสี่ multiprocessingทางรถโดยสารประจำทางรันเวย์ PA-8000ใช้ PA ใหม่ (สถาปัตยกรรมความแม่นยำ)2.0 ขยายความเข้ากันได้แบบไบนารีสถาปัตยกรรมแบบ PA RISC ก่อนหน้านี้ ก่อนหน้านี้ทั้งหมดรหัสดำเนินการบน 8000 PA ไม่มีวาดหรือแปลการปรับปรุงสถาปัตยกรรมPA 2.0 ประกอบด้วยจำนวนของขั้นสูงปรับปรุง microarchitectural สนับสนุนมากที่สุดการประมวลผล 64 บิต เรา widenedทะเบียนเต็มและหน่วยงานต่าง ๆ รวมทั้งกะ/เวียนหน่วย 64 บิต PA 2.0แบนเสมือนกำหนดถึง 64 บิต สนับสนุนและกายภาพที่มากกว่า 32บิต (40 บิตใน PA-8000) โหมดใหม่บิตควบคุมการก่อตัวอยู่ สร้างเพิ่มความยืดหยุ่น ใน 32 บิตกำหนดโหมด โพรเซสเซอร์สามารถใช้ประโยชน์จาก64-บิตคำแนะนำสำหรับการใช้งานได้เร็วขึ้นอัตราความเร็ว ใน 64 บิตแก้ปัญหาโหมด 32-บิตคำแนะนำและเงื่อนไขความเข้ากันได้แบบย้อนหลังนอกจากนี้ ช่วยขยายต่อไปนี้ประสิทธิภาพสำหรับหน่วยความจำเสมือนและแค จัดการ สาขา และการดำเนินการข้อมูลเลขทศนิยม:•รวดเร็ว TLB (แปลกันดูบัฟเฟอร์)แทรกคำแนะนำ•โหลด และเก็บคำแนะนำกับ 16 บิตปริมาณกระบอกสูบ•หน่วยความจำคำสั่งดึงข้อมูลล่วงหน้า•สนับสนุนขนาดหน้า•คำแนะนำ halfword สำหรับมัลติมีเดียสนับสนุน•สาขากับ 22 บิต displacements•สาขากับชี้ระยะสั้น•สาขาทำนาย hinting•ทศนิยมคูณ และสะสมคำแนะนำ และ•ทศนิยมหลายผลเปรียบเทียบบิตคุณลักษณะของฮาร์ดแวร์คีย์ตั้งแต่ PA 8000 ของการออกแบบใหม่ทั้งหมดหลักใช้วงจรไม่จาก previousgenerationโปรเซสเซอร์ ที่เราสามารถออกแบบการตัวประมวลผลใหม่กับ microarchitectural ใด ๆคุณลักษณะที่จำเป็นในการบรรลุประสิทธิภาพสูงรูปที่ 1 (หน้า) แสดงการทำงานบล็อกไดอะแกรมของตัวควบคุมพื้นฐาน PA-8000 ของ และเส้นทางของข้อมูลคุณสมบัติของชิปมรกเป็น 56-รายการคำสั่งบัฟเฟอร์ เพื่อของเราความรู้อุตสาหกรรมของที่ใหญ่ที่สุด ซึ่งทำหน้าที่เป็นหน่วยควบคุมกลาง สนับสนุนแบบลงทะเบียนชื่อสำหรับคำแนะนำทั้งหมดในความคำสั่งบัฟเฟอร์และแทร็คให้ดำเนินการ dataflowผ่านหน้าต่าง 56 สอนทั้งหมด

ผลลัพธ์ (ไทย) 2:

PA-RISC CPU 8000 เป็นครั้งแรกของ
รุ่นใหม่ของ Hewlett-Packard
ไมโครโปรเซสเซอร์ ระดับไฮเอนด์ที่ออกแบบมาสำหรับ
ระบบมันเป็นหนึ่งในที่สุดของโลก
ที่มีประสิทธิภาพและไมโครโปรเซสเซอร์ที่เร็วที่สุด นอกจากนี้ยังมี
ก้าวร้าวสี่ทาง superscalar
การดำเนินงานรวมการดำเนินการเก็งกำไร
กับ on-the-fly การเรียงลำดับการเรียนการสอน.
หัวใจของเครื่องการเรียนการสอน
บัฟเฟอร์สั่งซื้อให้ออกจากการดำเนินการเพื่อ
ความสามารถ.
วัตถุประสงค์การออกแบบหลักของเราสำหรับ PA-
8000 เพื่อให้บรรลุผลการดำเนินงานชั้นนำของอุตสาหกรรม
ในช่วงกว้างของการใช้งาน ใน
นอกจากนี้เราต้องการที่จะให้การสนับสนุนอย่างเต็มที่
สำหรับการใช้งานแบบ 64 บิต เพื่อให้ PA-8000
ที่มีประโยชน์อย่างแท้จริงเราต้องการที่จะให้แน่ใจว่าการ
ประมวลผลจะไม่เพียง แต่ให้บรรลุมาตรฐานสูง
แต่ผลการดำเนินงานดังกล่าวจะรักษา
ประสิทธิภาพการทำงานในที่มีขนาดใหญ่การใช้งานจริงของโลก.
เพื่อให้บรรลุเป้าหมายนี้เราได้รับการออกแบบที่มีขนาดใหญ่ภายนอก
แคชหลักที่มี ความสามารถในการซ่อน
แฝงหน่วยความจำในฮาร์ดแวร์ นอกจากนี้เรายังดำเนินการ
เรียนการสอนแบบไดนามิกการจัดเรียงใหม่ใน
ฮาร์ดแวร์เพื่อเพิ่มความเท่าเทียมการเรียนการสอนในระดับ
ที่สามารถใช้ได้กับหน่วยปฏิบัติ.
PA-8000 เชื่อมต่อกับแบนด์วิดธ์สูง
รันเวย์รถบัสระบบ 768 Mbyte / s splittransaction
รถบัสที่ช่วยให้การประมวลผลในแต่ละที่จะ
สร้างหลายที่โดดเด่น หน่วยความจำ
การร้องขอ หน่วยประมวลผลนอกจากนี้ยังมี glueless
การสนับสนุนได้ถึงสี่ทางหลายตัว
ผ่านทางรถบัสรันเวย์ PA-8000
ดำเนินการใหม่ PA (พรีซิชั่สถาปัตยกรรม)
2.0 การขยายฐานสองเข้ากันได้
ก่อนหน้านี้สถาปัตยกรรม PA-RISC ก่อนหน้านี้ทั้งหมด
รหัสรันบน PA-8000 โดยไม่ต้อง
recompilation หรือการแปล.
การปรับปรุงสถาปัตยกรรม
PA 2.0 ประกอบด้วยจำนวนของขั้นสูง
การปรับปรุง microarchitectural ส่วนใหญ่สนับสนุนการ
ประมวลผลแบบ 64 บิต เรากว้างขึ้น
ลงทะเบียนจำนวนเต็มและหน่วยทำงานรวมทั้ง
การเปลี่ยนแปลง / หน่วยผสานถึง 64 บิต PA 2.0
สนับสนุนอยู่แบนเสมือนได้ถึง 64 บิต
เช่นเดียวกับที่อยู่ทางกายภาพมากกว่า 32
บิต (40 บิตบน PA-8000) โหมดใหม่
บิตควบคุมการก่อตัวอยู่, การสร้าง
ความยืดหยุ่นที่เพิ่มขึ้น ใน 32 บิตที่อยู่
ในโหมดการประมวลผลสามารถใช้ประโยชน์จาก
คำแนะนำประมวลผลแบบ 64 บิตได้เร็วขึ้น
ผ่าน ใน 64 บิตโหมด, 32
บิตคำแนะนำและเงื่อนไขที่มีอยู่
เข้ากันได้ย้อนหลัง.
นอกจากนี้ยังมีนามสกุลต่อไปช่วย
เพิ่มประสิทธิภาพการทำงานสำหรับหน่วยความจำเสมือน
และการจัดการแคชแยกและ
การดำเนินงานจุดลอย:
•รวดเร็ว TLB (แปล look- กันบัฟเฟอร์)
คำแนะนำแทรก
•โหลดและคำแนะนำการจัดเก็บที่มี 16 บิต
ราง
•คำแนะนำ prefetch หน่วยความจำ
•การสนับสนุนสำหรับหน้าตัวแปรขนาด
•คำแนะนำ halfword สำหรับมัลติมีเดีย
สนับสนุน
•สาขาที่มีการกระจัด 22 บิต
•สาขากับคำแนะนำสั้น ,
•เค้าทำนายสาขา
•จุดลอยคูณและสะสม
คำแนะนำและ
•หลายจุดลอยเปรียบเทียบผล
บิต.
คุณสมบัติของฮาร์ดแวร์ที่สำคัญ
ตั้งแต่ PA-8000 ของการออกแบบใหม่ทั้งหมด
หลักใช้วงจรจาก previousgeneration
โปรเซสเซอร์เราสามารถออกแบบ
หน่วยประมวลผลใหม่ที่มี microarchitectural ใด ๆ ที่
มีความจำเป็นเพื่อให้บรรลุประสิทธิภาพสูง.
รูปที่ 1 (หน้าถัดไป) แสดงให้เห็นถึงการทำงานบล็อก
ไดอะแกรมของ PA-8000 ของการควบคุมขั้นพื้นฐานและ
เส้นทางข้อมูล.
ที่โดดเด่นที่สุดของชิปคุณลักษณะเป็น 56-
บัฟเฟอร์การเรียนการสอนสั่งซื้อรายการที่จะ เรา
รู้อุตสาหกรรมที่ใหญ่ที่สุดของซึ่ง
ทำหน้าที่เป็นหน่วยควบคุมกลาง สนับสนุน
เต็มรูปแบบลงทะเบียนสำหรับคำแนะนำการเปลี่ยนชื่อทั้งหมดใน
บัฟเฟอร์และแทร็คประมูลการเรียนการสอน
ที่จะทำให้เกิดการเรียก dataflow
ผ่านหน้าต่างทั้งหมด 56 การเรียนการสอน

ผลลัพธ์ (ไทย) 3:

การ pa-8000 RISC CPU เป็นครั้งแรกของคนรุ่นใหม่ของ Hewlett Packard

ไมโครโปรเซสเซอร์ . ออกแบบมาสำหรับระบบ highend
, มันคือระหว่างไมโครโปรเซสเซอร์ที่มีประสิทธิภาพที่สุด
และเร็วที่สุดของโลก มันคุณสมบัติ
เป็นทางก้าวร้าว ใช้ซูเปอร์สเกลาร์

กับการรวมการสอนบินใหม่ .
หัวใจของเครื่องจักร การสอน
สั่งซื้อ บัฟเฟอร์มีความสามารถในการดำเนินการเพื่อออก
.
วัตถุประสงค์การออกแบบหลักของเราสำหรับ PA -
8 คือการบรรลุความประสิทธิภาพ
ในช่วงกว้างของการใช้งาน ใน

เรายังต้องการให้การสนับสนุนอย่างเต็มที่สำหรับการใช้งาน 64 บิต เพื่อให้ pa-8000
ประโยชน์อย่างแท้จริง เราต้องการเพื่อให้แน่ใจว่าหน่วยประมวลผลจะไม่เพียงให้บรรลุมาตรฐาน


แต่จะรักษาประสิทธิภาพสูงเช่นประสิทธิภาพในขนาดใหญ่การใช้งานจริง .
เพื่อให้บรรลุเป้าหมายนี้ เราออกแบบขนาดใหญ่ภายนอก
แคชหลักที่มีความสามารถในการหลบซ่อน
( หน่วยความจำในฮาร์ดแวร์ เรายังใช้การเรียนการสอนแบบไดนามิกใน

ใหม่ฮาร์ดแวร์เพื่อขยายการสอนระดับขนาน
พร้อมที่จะปฏิบัติการหน่วย pa-8000 เชื่อมต่อกับ

สูงแบนด์วิธทางวิ่งรถโดยสารประจำทาง , 768 / s splittransaction
เมกะไบต์รถบัสที่จะช่วยให้โปรเซสเซอร์แต่ละตัวจะสร้างความทรงจำ

หลายที่ขอ หน่วยประมวลผลยังให้การสนับสนุนได้ถึงสี่ทาง glueless

ผ่านรันเวย์ มัลติโปรเซสซิ่งรถบัส การ pa-8000
เนินป่าใหม่ ( สถาปัตยกรรม Precision )
2.0 , ขยายเข้ากันได้ไบนารี
สถาปัตยกรรม pa-risc ก่อนหน้า ก่อนหน้านี้ทั้งหมด
รหัสรันบน pa-8000 โดยไม่

recompilation หรือแปลสถาปัตยกรรมการปรับปรุง
PA 2.0 ประกอบด้วยจำนวนของการปรับปรุง microarchitectural ขั้นสูง

ส่วนใหญ่สนับสนุน 64 บิตคอมพิวเตอร์ เรากว้างขึ้น
จำนวนเต็มลงทะเบียนและหน่วยงาน รวมถึง
กะ / ผสานหน่วย 64 บิต pa 2.0
สนับสนุนแบนเสมือนที่อยู่ได้ถึง 64 บิต
เช่นเดียวกับที่อยู่ทางกายภาพที่มากกว่า 32
บิต 40 บิตใน pa-8000 ) a
โหมดใหม่บิตควบคุมที่อยู่การสร้าง
เพิ่มความยืดหยุ่น ใน 32 - bit addressing
โหมดการประมวลผล สามารถใช้ประโยชน์จากระบบคอมพิวเตอร์สำหรับคำแนะนำ
64 บิตได้เร็วขึ้น

ในโหมด 64 บิตกับ 32 - บิตและเงื่อนไขพร้อมคำแนะนำ


สำหรับความเข้ากันได้ย้อนหลัง นอกจากนี้ ตามนามสกุลช่วยเพิ่มประสิทธิภาพสำหรับ

หน่วยความจำเสมือนและการจัดการแคช กิ่ง ,จุด - :
-
และดำเนินการรวดเร็ว TLB ( แปลดูไว้บัฟเฟอร์ )

บริการคำแนะนำการโหลดและเก็บคำแนะนำด้วย

แบบ 16 บิต , - หน่วยความจำ prefetch คำแนะนำ
สนับสนุน - สำหรับหน้าขนาดตัวแปร
-
halfword คำแนะนำสำหรับมัลติมีเดียสนับสนุน กิ่ง
- 22 บิตสูงสุดสาขา
, บวกกับสั้นชี้ ,
-
แนะนำสาขาการทำนาย ,- จุด - คูณและสะสม

คำแนะนำ และบริการหลายจุด - เปรียบเทียบผล

คีย์บิต คุณสมบัติของฮาร์ดแวร์
ตั้งแต่ pa-8000 ก็ออกแบบใหม่อย่างสมบูรณ์
หลักไม่ใช้วงจรจาก previousgeneration

) เราสามารถออกแบบหน่วยประมวลผลใหม่ใด ๆ microarchitectural
คุณสมบัติจำเป็นเพื่อให้บรรลุประสิทธิภาพสูง .
1 รูป ( หน้าถัดไป ) แสดงงาน
บล็อกแผนภาพของ pa-8000 พื้นฐานการควบคุมและเส้นทางข้อมูล
.
ชิปมากที่สุดคุณลักษณะเด่นคือ 56 -
รายการสอนสั่งซื้อบัฟเฟอร์ของเรา
ความรู้ของอุตสาหกรรมที่ใหญ่ที่สุดซึ่ง
ทำหน้าที่เป็นหน่วยควบคุม . สนับสนุนเต็มรูปแบบสำหรับลงทะเบียนชื่อ

คำแนะนำทั้งหมดในบัฟเฟอร์และติดตามการจัดการเรียนการสอนเพื่อให้ข้อมูลการ interdependencies

ผ่านทั้งหมด 56 คำสั่งหน้าต่าง