sequence of instructions and base t

sequence of instructions and base the issue of each instruction on the number of instructions
already issued of each instruction class, as well as checking for data dependencies between
results and operands of instructions. In effect, the selection of which operations to issue in a
given cycle is performed at compile time in a VLIW machine, and at run time in a superscalar
machine. Thus the instruction decode logic for the VLIW machine should be much simpler than
the superscalar. However, when the amount of instruction-level parallelism is less than that
available in the VLIW machine, the code density of the superscalar machine will be better. A
superscalar machine could be object-code compatible with a large family of non-parallel
machines, but a VLIW machine would have to have a unique instruction set. In spite of these
differences, in terms of run time exploitation of instruction-level parallelism, the superscalar and
VL/W will have similar characteristics. Because of the close relationship between these two
machines, we will only discuss superscalar machines in general and not dwell further on
distinctions between VLIW and superscalar machines.
2.3.2. Class Conflicts
There are two ways to develop a superscalar machine of degree n from a base machine.
1. Duplicate all functional units n times, including register ports, bypasses, busses,
and instruction decode logic.
2. Duplicate only the register ports, bypasses, busses, and instruction decode logic.
Of course these two methods are extreme cases, and one could duplicate some units and not
others. But if all the functional units are not duplicated, then potential class conflicts will be
created. A class conflict occurs when some instruction is followed by another instruction for the
same functional unit. If the busy functional unit has not been duplicated, the superscalar
machine must stop issuing instructions and wait until the next cycle to issue the second
instruction. Thus class conflicts can substantially reduce the parallelism exploitable by a
superscalar machine. (We will not consider superscalar machines or any other machines that
issue instructions out of order. Techniques to reorder instructions at compile time instead of at
run time are almost as good [2, 3, 10], and are dramatically simpler than doing it in hardware.)
2.4. Superpipelined Machines
Superpipelined machines exploit instruction-level parallelism in another way. In a
superpipelined machine of degree m, the cycle time is 1/m the cycle time of the base machine.
Since a fixed-point add took a whole cycle in the base machine, given the same implementation
technology it must take m cycles in the superpipelined machine. In terms of the code fragment
in the introduction, the three instructions can issue in successive cycles, and by the time the third
has issued, there are three operations in progress at the same time.

ผลลัพธ์ (ไทย) 1:

ลำดับของคำแนะนำและฐานปัญหาของแต่ละคำจำนวนคำแนะนำแล้วออกของแต่ละคลาสสอน ตลอดจนตรวจสอบการเชื่อมโยงข้อมูลระหว่างผลลัพธ์และตัวถูกดำเนินการคำแนะนำ ในผล การเลือกการดำเนินงานที่ออกในการกำหนดรอบทำเวลาคอมไพล์ในเครื่อง VLIW และเวลาที่ใช้ในแบบ superscalarเครื่อง ดังนั้น ที่คำสั่งถอดรหัสตรรกะสำหรับเครื่อง VLIW ควรมากง่ายกว่าsuperscalar อย่างไรก็ตาม เมื่อจำนวน parallelism ระดับคำแนะนำจะน้อยกว่าที่มีอยู่ในเครื่อง VLIW ความหนาแน่นของรหัสเครื่อง superscalar จะดีกว่า Aเครื่อง superscalar สามารถรหัส ออบเจ็กต์เข้ากันได้กับครอบครัวใหญ่ของไม่พร้อมกันเครื่องจักร แต่เครื่อง VLIW จะได้มีคำสั่งเฉพาะที่ตั้ง แม้เหล่านี้ส่วนต่าง ในแง่ของการเอารัดเอาเปรียบเวลาของ parallelism ระดับคำแนะนำ superscalar ที่ และVL/W จะมีลักษณะคล้ายกัน เนื่องจาก มีความสัมพันธ์ใกล้ชิดระหว่างสองเครื่องจักร เราจะสนทนา superscalar เครื่องทั่วไปและการไม่รักษาต่อไปความแตกต่างระหว่าง VLIW และเครื่อง superscalar2.3.2. ระดับความขัดแย้งมีสองวิธีในการพัฒนาเครื่องจักร superscalar ของ n องศาจากเครื่องจักรพื้นฐาน1. ทุกหน่วยทำงาน n ครั้ง รวมทั้งพอร์ตทะเบียน แรม คำ ซ้ำและตรรกะการถอดรหัสคำสั่ง2. ทำซ้ำเฉพาะพอร์ตทะเบียน แรม คำ และคำสั่งถอดรหัสตรรกะแน่นอนสองวิธีเหล่านี้เป็นกรณีที่รุนแรง และหนึ่งสามารถซ้ำบางหน่วย และไม่ผู้อื่น ไม่ซ้ำ หน่วยงานต่าง ๆ ทั้งหมดแล้วความขัดแย้งระดับอาจจะสร้าง ระดับความขัดแย้งเกิดขึ้นเมื่อคำสั่งบางอย่างตามคำแนะนำอื่น ๆ สำหรับการหน่วยงานเดียวกัน ถ้าไม่ได้ซ้ำหน่วยงานยุ่ง superscalar ที่เครื่องจักรต้องหยุดออกคำแนะนำ และรอจนถึงรอบถัดไปออกที่สองคำแนะนำ ดังนั้น ระดับความขัดแย้งสามารถลด parallelism exploitable โดยมากเป็นเครื่อง superscalar (เราจะไม่พิจารณาเครื่อง superscalar หรืออื่น ๆ เครื่องที่ออกคำสั่งตามลำดับ เทคนิคการจัดลำดับคำสั่งที่คอมไพล์เวลาแทนที่ใช้เวลาเกือบเป็นดี [2, 3, 10], และมีอย่างมากง่ายกว่าทำในฮาร์ดแวร์)2.4. เครื่อง Superpipelinedเครื่อง Superpipelined ใช้ parallelism ระดับคำแนะนำในลักษณะอื่น ในการเครื่อง superpipelined ของปริญญา m รอบเวลาได้ 1/m เวลาวงจรของเครื่องจักรพื้นฐานตั้งแต่เพิ่มควาเอาวงจรทั้งในเครื่องจักรพื้นฐาน รับงานเดียวกันเทคโนโลยีที่จะต้องใช้วงจร m ในเครื่อง superpipelined ในส่วนรหัสในการแนะนำ คำสามสามารถออก ในรอบต่อ ๆ มา และในครั้งที่สามมีออก มีสามการดำเนินงานในความคืบหน้าในเวลาเดียวกัน

ผลลัพธ์ (ไทย) 2:

ลำดับของคำสั่งและฐานของแต่ละปัญหาการเรียนการสอนเกี่ยวกับจำนวนของคำสั่งที่ออกแล้วของแต่ละระดับการเรียนการสอนเช่นเดียวกับการตรวจสอบการอ้างอิงข้อมูลระหว่างผลและถูกดำเนินการของคำสั่ง ผลการเลือกของการดำเนินงานที่จะออกในรอบที่กำหนดจะดำเนินการที่รวบรวมเวลาอยู่ในเครื่อง VLIW และในเวลาทำงานใน superscalar เครื่อง ดังนั้นการเรียนการสอนถอดรหัสตรรกะสำหรับเครื่อง VLIW ควรจะง่ายกว่าsuperscalar แต่เมื่อปริมาณของความเท่าเทียมการเรียนการสอนในระดับที่ต่ำกว่าที่มีอยู่ในเครื่อง VLIW ความหนาแน่นรหัสของเครื่องซูเปอร์สจะดีขึ้น เครื่อง superscalar อาจจะเป็นวัตถุรหัสเข้ากันได้กับครอบครัวใหญ่ของไม่ขนานเครื่องแต่เครื่อง VLIW จะต้องมีการเรียนการสอนที่ไม่ซ้ำกันชุด ทั้งๆที่มีเหล่านี้แตกต่างกันในแง่ของการใช้ประโยชน์เวลาทำงานขนานการเรียนการสอนในระดับที่ superscalar และ VL / W จะมีลักษณะที่คล้ายกัน เพราะความสัมพันธ์ที่ใกล้ชิดระหว่างทั้งสองเครื่องเราจะหารือเกี่ยวกับเครื่อง superscalar ทั่วไปและไม่ได้อาศัยอยู่เพิ่มเติมเกี่ยวกับความแตกต่างระหว่างVLIW และเครื่อง superscalar. 2.3.2 ความขัดแย้งระดับมีสองวิธีที่จะพัฒนาเครื่อง superscalar ของ n ปริญญาจากเครื่องฐานมี. 1 หน่วยการทำงานที่ซ้ำกันทุกครั้ง n รวมทั้งพอร์ตลงทะเบียนทะลุ, รถบัส, และการสอนถอดรหัสตรรกะ. 2 ซ้ำเพียงพอร์ตลงทะเบียนทะลุ, รถบัสและการเรียนการสอนถอดรหัสตรรกะ. แน่นอนทั้งสองวิธีมีกรณีที่รุนแรงและอาจซ้ำกันและบางหน่วยไม่ได้คนอื่น ๆ แต่ถ้าทุกหน่วยการทำงานจะไม่ซ้ำกันแล้วความขัดแย้งที่อาจเกิดขึ้นในชั้นเรียนจะได้รับการสร้างขึ้น ความขัดแย้งเกิดขึ้นเมื่อระดับการเรียนการสอนบางอย่างจะตามมาด้วยการเรียนการสอนสำหรับอีกหนึ่งหน่วยการทำงานเดียวกัน หากหน่วยทำงานยุ่งยังไม่ได้รับการทำซ้ำที่ superscalar เครื่องต้องหยุดการออกคำสั่งและรอจนกว่าจะถึงรอบถัดไปที่จะออกที่สองการเรียนการสอน ดังนั้นความขัดแย้งระดับสามารถลดโหว่ขนานโดยเครื่อง superscalar (เราจะไม่พิจารณาเครื่อง superscalar หรือเครื่องอื่น ๆ ใด ๆ ที่คำแนะนำปัญหาออกคำสั่ง. เทคนิคการเรียงลำดับคำแนะนำที่รวบรวมเวลาแทนการที่เวลาทำงานเกือบจะดี [2, 3, 10] และเป็นอย่างมากง่ายกว่าทำใน ฮาร์ดแวร์.) 2.4 Superpipelined เครื่องเครื่องSuperpipelined ใช้ประโยชน์จากความเท่าเทียมการเรียนการสอนระดับในอีกทางหนึ่ง ในเครื่อง superpipelined การศึกษาระดับปริญญาม. รอบเวลาเป็น 1 / m รอบเวลาของเครื่องฐาน. ตั้งแต่จุดคงเพิ่มเอาวงจรทั้งเครื่องฐานที่ได้รับการดำเนินการเดียวกันเทคโนโลยีมันจะต้องใช้เวลารอบเมตรในเครื่อง superpipelined ในแง่ของส่วนรหัสในการแนะนำสามคำแนะนำสามารถออกในรอบต่อเนื่องและเมื่อถึงเวลาที่สามได้ออกมีสามการดำเนินงานในความคืบหน้าในเวลาเดียวกัน

ผลลัพธ์ (ไทย) 3:

ลำดับของคำสั่งและฐานของปัญหาแต่ละเรื่อง จำนวนของคำแนะนำ
แล้วออกของแต่ละคลาสสอน รวมทั้งตรวจสอบข้อมูลการอ้างอิงระหว่าง
ผลลัพธ์และเปอแรนด์ของคำสั่ง ผลการดําเนินการซึ่งจะออกใน
ให้รอบแสดงที่รวบรวมเวลาใน vliw เครื่องจักร และเวลาที่ใช้ในซูเปอร์สเกลาร์
เครื่องดังนั้นการถอดตรรกะสำหรับ vliw เครื่องน่าจะง่ายกว่า
ซูเปอร์สเกลาร์ . แต่เมื่อปริมาณความระดับการสอนน้อยกว่า
ที่มีอยู่ใน vliw เครื่องรหัสความหนาแน่นของซูเปอร์สเกลาร์เครื่องจะดีขึ้น เป็นเครื่องที่สามารถรหัสวัตถุ
ซูเปอร์สเกลาร์เข้ากันได้กับครอบครัวใหญ่ที่ไม่ขนาน
เครื่องจักรแต่ vliw เครื่องจะต้องมีชุดการสอนที่ไม่ซ้ำกัน ทั้งๆที่มีความแตกต่างเหล่านี้
, ในแง่ของการใช้ เวลาของความระดับการเรียนการสอน ซูเปอร์สเกลาร์และ
6 w / จะมีลักษณะคล้ายกัน เพราะความสัมพันธ์ที่ใกล้ชิดระหว่างทั้งสอง
เครื่อง เราจะหารือเกี่ยวกับซูเปอร์สเกลาร์เครื่องจักรทั่วไป และอาศัยเพิ่มเติมเกี่ยวกับ
ความแตกต่างระหว่าง vliw และเครื่องซูเปอร์สเกลาร์ .
2.3.2 . ความขัดแย้งในคลาส
มีสองวิธีที่จะพัฒนาเครื่องซูเปอร์สเกลาร์ระดับ N จากฐานเครื่อง .
1 ที่ซ้ำกันทุกหน่วยงาน n ครั้ง รวมทั้งลงทะเบียนพอร์ต , ข้าม , บัส , ถอดรหัสและตรรกะการ
.
2 ซ้ำเพียงลงทะเบียนพอร์ต , ข้าม , บัส , และการสอน
ถอดรหัสตรรกะแน่นอนทั้งสองวิธีนี้เป็นกรณีที่รุนแรง และอาจซ้ำบางหน่วย และไม่
คนอื่น แต่ถ้าทุกหน่วยงานจะไม่ซ้ำกัน แล้วศักยภาพระดับความขัดแย้งจะ
ตั้งขึ้น ระดับความขัดแย้งเกิดขึ้นเมื่อการเรียนการสอนบางอย่างจะตามมาอีกสอน
หน่วยการทำงานเดียวกัน หากหน่วยงานยุ่งยังไม่ได้ลอก , ซูเปอร์สเกลาร์
เครื่องต้องหยุดการออกคำสั่งและรอจนกว่ารอบต่อไปออกสอนสอง

ดังนั้นความขัดแย้งระดับอย่างมากสามารถลดความ exploitable โดย
ซูเปอร์สเกลาร์เครื่องจักร ( เราจะไม่พิจารณาเครื่องซูเปอร์สเกลาร์หรืออื่น ๆเครื่องที่
ออกคำสั่งออกจากการสั่งซื้อ เทคนิคที่จะสั่งซื้อคําแนะนําที่รวบรวมเวลาที่
แทนเวลาในการรันเกือบจะเป็นดี [ 2 , 3 , 10 , และมีมากง่ายกว่าทำในฮาร์ดแวร์ )
2.4 . superpipelined เครื่อง
superpipelined เครื่องใช้การสอนระดับขนาน ในอีกทางหนึ่ง ใน
superpipelined เครื่องระดับ M , รอบเวลา 1 / M รอบฐานเครื่อง
ตั้งแต่เรื่องเพิ่มเอาวงจรทั้งในฐานเครื่องให้
การใช้งานเดียวกันเทคโนโลยีมันต้องใช้ M รอบเครื่อง superpipelined . ในแง่ของรหัสชิ้นส่วน
ในเบื้องต้น ส่วนสามคำสั่งจะออกในรอบต่อเนื่อง และด้วยเวลา 3
ได้ออก , มีการดำเนินการคืบหน้าในเวลาเดียวกัน .