The comparator, particularly in hig

The comparator, particularly in high-resolution SAR converters, whose gain requirements are immense, often dominates power consumption. However, as mentioned in Section 3.2.1, because of its nonlinear operation, it can be highly power efficient. In particular, it can leverage regeneration, where a single-stage amplifier continuously feeds back its output to enhance a slight input perturbation (76). Unfortunately, regenerative structures typically suffer from large input offsets, and, where absolute analog-to-digital conversion is required, less efficient nonregenerative preceding amplifiers, whose offsets can be corrected, are used. Alternatively, offset compensation can be used as in the regenerative latch as described in Reference 73 and shown in Figure 11b. First, two paths are used here to select between a high-resolution 12b mode and a low-power 8b mode for dynamic power-performance scaling. Second, in both cases, the gain requirement of the less-efficient linear preamplifiers is reduced by offset compensation in the regenerative latch. Within the latch, multiple feedback loops are used to store the offset correction biasing on an auxiliary input, such that the latch can be reset without requiring an explicit autozeroing input reference before every decision. Importantly, all of the feedback structures reuse the same bias current, leading to a highly power-efficient implementation.


Oversampling ADC.Oversampling converters use a low-resolution ADC (e.g., 1-bit) whose output is subtracted from the input sample and integrated; the output of the integrator is repeatedly converted (commonly up to 256 times) so that the average of all ADC conversions is a high-resolution digital representation of the input. Because only a low-resolution ADC is required, which can be implemented with a comparator, this architecture can be highly power efficient. Typically, the integrator is implemented with an OTA; however, its linearity is not critical, and therefore its power consumption can be acceptable. Further, highly digital implementations of the averaging decimation filter and comparator imply that advanced power management can benefit the efficiency and scalability of oversampling ADCs considerably (3). Unfortunately, however, because they require many samples for each conversion, one-time biomedical events can not be detected, limiting their applicability somewhat.


High-speed ADC.To achieve increased ADC performance, the approach of parallelism, introduced in Section 3.2.2 for digital circuits, can be applied. An efficient architecture, such as the SAR ADC, can be time-interleaved, with each channel operating closer to sub-Vt (77, 78).

With time-interleaved converters, however, mismatch and timing skew between channels can cause significant degradation in the overall performance. Alternatively, a pipeline architecture can be used where each bit is converted by a separate stage that also amplifies the residue voltage by 2 and passes the result to the subsequent stage for further conversion (79) (generally, each stage can convert any number of bits, but for simplicity, a 1 bit per stage example is discussed here). Because each input sample is processed by the same sequence of stages, mismatch and timing skew are precluded. Unfortunately, however, the need for precise gain-by-2 has conventionally required highly linear OTAs, as shown in the configuration of Figure 12a, which, as mentioned in Section 3.2.1, can consume a lot of power. Effectively, the OTA applies negative feedback to force all of the sampled residue voltage charge from C1 on to C2, giving an output voltage of 2VIN.

ผลลัพธ์ (ไทย) 1:

เปรียบเทียบ โดยเฉพาะอย่างยิ่งในแปลง SAR ความละเอียดสูง มีความต้องการกำไรที่ใหญ่ มักจะกุมอำนาจการใช้พลังงาน อย่างไรก็ตาม เป็นที่กล่าวถึงในส่วนของ 3.2.1 เนื่องจากการดำเนินการเชิงเส้น ได้พลังงานสูงมีประสิทธิภาพ โดยเฉพาะอย่างยิ่ง มันสามารถใช้ประโยชน์จากการฟื้นฟู การที่เครื่องขยายเสียงเดียวอย่างต่อเนื่องฟีดกลับผลลัพธ์เพื่อเพิ่ม perturbation เข้าเล็กน้อย (76) อับ โครงสร้างมักจะประสบปัญหาจากออฟเซ็ตอินพุตขนาดใหญ่ และ จำเป็น การแปลงแอนะล็อกดิจิทัลสัมบูรณ์น้อยกว่ามีประสิทธิภาพ nonregenerative ก่อนหน้านี้แอมพลิฟายเออร์ ออฟเซ็ตสามารถแก้ไขได้ ใช้ อีกวิธีหนึ่งคือ ค่าตอบแทนตรงข้ามสามารถใช้ในสลักสำหรับสินค้าทั้งหมดใน 73 อ้างอิง และแสดงในรูปที่ 11b ครั้งแรก เส้นทางที่สองใช้นี่เลือกระหว่าง 12b ความละเอียดสูงและโหมดพลังงานต่ำ 8b ปรับประสิทธิภาพของไฟแบบไดนามิก ที่สอง ในทั้งสองกรณี ต้องการกำไรของ preamplifiers เชิงเส้นมีประสิทธิภาพน้อยลงจะลดลงตามค่าตอบแทนสำหรับสลักตรงข้าม ภายในสลัก ข้อเสนอแนะหลายลูปจะใช้เก็บให้น้ำหนักกับการแก้ไขออฟเซ็ตอินพุตเสริม ซึ่งสลักสามารถเซ็ตได้โดยไม่ต้องมีการอ้างอิงขาเข้า autozeroing ชัดเจนก่อนตัดสินใจทุก ที่สำคัญ ทั้งหมดของโครงสร้างคำติชมนำเดียว bias ปัจจุบัน นำไปสู่การใช้งานที่ช่วยประหยัดพลังงานได้มากADC สุ่มได้ แปลงสุ่มได้ใช้ ADC ความละเอียดต่ำ (เช่น 1 บิต) ซึ่งผลลัพธ์ถูกหักออกจากตัวอย่างการป้อนข้อมูล และ บูรณาการ ผลลัพธ์ของการรวมจะถูกแปลง (มากถึง 256 เท่า) ซ้ำ ๆ เพื่อให้ค่าเฉลี่ยของแปลง ADC ทั้งหมดเป็นการแสดงดิจิตอลความละเอียดสูงของการป้อนข้อมูล เนื่องจาก ADC ที่ความละเอียดต่ำเท่านั้นถูกต้อง ซึ่งสามารถใช้ได้กับการเปรียบเทียบ สถาปัตยกรรมนี้สามารถมีพลังงานสูงมีประสิทธิภาพ โดยทั่วไป รวมการดำเนินการ ด้วยการ OTA อย่างไรก็ตาม ไม่เป็นเส้นตรงที่สำคัญ และดังนั้น การใช้พลังงานสามารถยอมรับได้ ต่อไป ใช้งานดิจิตอลสูงกรองกำจัดและเปรียบเทียบ averaging หมายความว่า การจัดการพลังงานขั้นสูงจะได้ประโยชน์ประสิทธิภาพและ scalability ของ oversampling ADCs มาก (3) แต่ อย่างไรก็ตาม เนื่องจากใช้ตัวอย่างจำนวนมากสำหรับแปลง กิจกรรมแพทย์ครั้งเดียวไม่สามารถตรวจพบ จำกัดความเกี่ยวข้องของพวกเขาค่อนข้างADC ที่ความเร็วสูง เพื่อให้บรรลุประสิทธิภาพ ADC มาก สามารถใช้วิธีความขนาน ในส่วนที่ 3.2.2 สำหรับวงจรดิจิตอล สถาปัตยกรรมมีประสิทธิภาพ เช่น SAR ADC สามารถอัดเวลา กับแต่ละช่องทำงานใกล้ชิดเพื่อย่อย Vt (77, 78)With time-interleaved converters, however, mismatch and timing skew between channels can cause significant degradation in the overall performance. Alternatively, a pipeline architecture can be used where each bit is converted by a separate stage that also amplifies the residue voltage by 2 and passes the result to the subsequent stage for further conversion (79) (generally, each stage can convert any number of bits, but for simplicity, a 1 bit per stage example is discussed here). Because each input sample is processed by the same sequence of stages, mismatch and timing skew are precluded. Unfortunately, however, the need for precise gain-by-2 has conventionally required highly linear OTAs, as shown in the configuration of Figure 12a, which, as mentioned in Section 3.2.1, can consume a lot of power. Effectively, the OTA applies negative feedback to force all of the sampled residue voltage charge from C1 on to C2, giving an output voltage of 2VIN.

ผลลัพธ์ (ไทย) 2:

สอบเทียบเฉพาะอย่างยิ่งในความละเอียดสูงแปลง SAR ซึ่งมีกำไรจากความต้องการเป็นใหญ่มักจะครอบงำการใช้พลังงาน แต่เป็นที่กล่าวถึงในมาตรา 3.2.1 เนื่องจากการดำเนินงานไม่เป็นเชิงเส้นของมันก็สามารถเป็นพลังงานมีประสิทธิภาพสูง โดยเฉพาะอย่างยิ่งสามารถใช้ประโยชน์จากการฟื้นฟูที่เครื่องขยายเสียงเวทีเดียวอย่างต่อเนื่องฟีดกลับผลผลิตของตนเพื่อเพิ่มการป้อนข้อมูลการก่อกวนเล็กน้อย (76) แต่น่าเสียดายที่การปฏิรูปโครงสร้างโดยทั่วไปแล้วจะทุกข์ทรมานจากการชดเชยการป้อนข้อมูลที่มีขนาดใหญ่และในกรณีที่มีการแปลงสัญญาณอนาล็อกเป็นดิจิตอลแน่นอนจะต้องมีประสิทธิภาพน้อย nonregenerative ก่อนหน้านี้แอมป์ซึ่งการชดเชยสามารถแก้ไขได้ถูกนำมาใช้ อีกวิธีหนึ่งคือการชดเชยชดเชยสามารถนำมาใช้ในขณะที่สลักปฏิรูปตามที่อธิบายไว้ในเอกสารอ้างอิง 73 และแสดงในรูปที่ 11b ครั้งแรกที่สองเส้นทางจะใช้ที่นี่เพื่อเลือกระหว่างโหมด 12B ความละเอียดสูงและโหมด 8b ประหยัดพลังงานสำหรับการปรับการใช้พลังงานที่มีประสิทธิภาพแบบไดนามิก ประการที่สองในทั้งสองกรณีที่ต้องการกำไรของเครื่องขยายกำลังสัญญาณเชิงเส้นน้อยที่มีประสิทธิภาพจะลดลงตามค่าตอบแทนชดเชยในสลักปฏิรูป ภายในสลักห่วงความคิดเห็นหลาย ๆ ที่ใช้ในการจัดเก็บการให้น้ำหนักการแก้ไขชดเชยบนเข้าช่วยเช่นว่าสลักสามารถตั้งค่าโดยไม่ต้องมีการป้อนข้อมูลอ้างอิง autozeroing อย่างชัดเจนทุกครั้งก่อนตัดสินใจ ที่สำคัญทั้งหมดของโครงสร้างข้อเสนอแนะนำมาใช้อคติปัจจุบันเดียวกันที่นำไปสู่การดำเนินงานที่สูงและประหยัดพลังงาน. แปลง ADC.Oversampling oversampling ใช้ ADC ความละเอียดต่ำ (เช่น 1 บิต) ที่มีการส่งออกถูกลบออกจากตัวอย่างการป้อนข้อมูลและบูรณาการ ; การส่งออกของผู้ประกอบการจะถูกแปลงเป็นซ้ำ ๆ (ปกติถึง 256 ครั้ง) เพื่อให้ค่าเฉลี่ยของการแปลง ADC ทั้งหมดเป็นความละเอียดสูงเป็นตัวแทนดิจิตอลของท่าน เพราะเพียง ADC ความละเอียดต่ำที่จำเป็นซึ่งสามารถดำเนินการกับเปรียบเทียบเป็นสถาปัตยกรรมนี้จะมีอำนาจมีประสิทธิภาพสูง โดยปกติ Integrator จะดำเนินการกับ OTA; แต่เป็นเชิงเส้นของมันไม่ได้สำคัญและดังนั้นจึงใช้พลังงานที่สามารถเป็นที่ยอมรับ นอกจากนี้การใช้งานดิจิตอลสูงของตัวกรองเฉลี่ยสังหารและเปรียบเทียบหมายความว่าการจัดการพลังงานขั้นสูงจะได้รับประโยชน์อย่างมีประสิทธิภาพและความยืดหยุ่นของ oversampling ADCs มาก (3) แต่อย่างไรก็ตามเพราะพวกเขาต้องการตัวอย่างมากสำหรับการแปลงแต่ละครั้งเดียวเหตุการณ์ชีวการแพทย์ไม่สามารถตรวจพบการ จำกัด การบังคับใช้ของพวกเขาค่อนข้าง. ADC.To ความเร็วสูงให้เกิดประสิทธิภาพ ADC เพิ่มขึ้นวิธีการของขนานแนะนำในมาตรา 3.2.2 สำหรับวงจรดิจิตอลสามารถนำมาใช้ สถาปัตยกรรมที่มีประสิทธิภาพเช่น SAR ADC, สามารถใช้เวลาสลับกันกับแต่ละช่องทางในการดำเนินงานใกล้ชิดกับการย่อยเวอร์มอนต์ (77, 78). ด้วยเวลาบรรณนิทัศน์แปลง แต่ไม่ตรงกันและระยะเวลาเอียงระหว่างช่องสามารถก่อให้เกิดการย่อยสลายอย่างมีนัยสำคัญ ประสิทธิภาพโดยรวม อีกวิธีหนึ่งคือสถาปัตยกรรมท่อสามารถนำมาใช้ซึ่งแต่ละบิตจะถูกแปลงโดยเป็นเวทีที่แยกต่างหากที่ยังขยายแรงดันไฟฟ้าที่เหลือ 2 และผ่านผลไปยังขั้นตอนต่อมาสำหรับการแปลงเพิ่มเติม (79) (โดยทั่วไปแต่ละขั้นตอนสามารถแปลงจำนวนบิตใด ๆ แต่สำหรับความเรียบง่ายบิตต่อ 1 ตัวอย่างขั้นตอนที่จะกล่าวถึงที่นี่) เพราะตัวอย่างอินพุตแต่ละการประมวลผลโดยลำดับเดียวกันของขั้นตอนและระยะเวลาที่ไม่ตรงกันลาดจรรยาบรรณ แต่อย่างไรก็ตามความจำเป็นในการที่แม่นยำกำไรโดย 2 จำเป็นต้องมีอัตภาพ OTAs เชิงเส้นสูงตามที่แสดงในการกำหนดค่าของ 12a รูปซึ่งเป็นที่กล่าวถึงในส่วนที่ 3.2.1 ที่สามารถใช้พลังงานมาก ได้อย่างมีประสิทธิภาพการใช้ OTA ความคิดเห็นเชิงลบที่จะบังคับให้ทุกค่าใช้จ่ายแรงดันตกค้างตัวอย่างจาก C1 C2 เพื่อให้แรงดันออกของ 2VIN