The PL is nearly identical to a Xil

The PL is nearly identical to a Xilinx 7-series Artix FPGA, except that it contains several dedicated ports and buses
that tightly couple it to the PS. The PL also does not contain the same configuration hardware as a typical 7-series
FPGA, and it must be configured either directly by the processor or via the JTAG port.
The PS consists of many components, including the Application Processing Unit (APU, which includes 2 Cortex-A9
processors), Advanced Microcontroller Bus Architecture (AMBA) Interconnect, DDR3 Memory controller, and
various peripheral controllers with their inputs and outputs multiplexed to 54 dedicated pins (called
MultiplexedI/O, or MIO pins). Peripheral controllers that do not have their inputs and outputs connected to MIO
pins can instead route their I/O through the PL, via the Extended-MIO (EMIO) interface. The peripheral controllers
are connected to the processors as slaves via the AMBA interconnect, and contain readable/writable control
registers that are addressable in the processors’ memory space. The programmable logic is also connected to the
interconnect as a slave, and designs can implement multiple cores in the FPGA fabric that each also contain
addressable control registers. Furthermore, cores implemented in the PL can trigger interrupts to the processors
(connections not shown in Fig. 3) and perform DMA accesses to DDR3 memory.

ผลลัพธ์ (ไทย) 1:

PL จะเกือบเหมือนมี Xilinx 7 ชุด Artix FPGA ยกเว้นว่ามันประกอบด้วยหลายพอร์ตเฉพาะและรถโดยสารที่แน่นคู่ไปชุบตัว PL ยังไม่ประกอบด้วยการกำหนดค่าฮาร์ดแวร์เป็นชุด 7 ทั่วไปFPGA และมันต้องถูกกำหนดค่าโดยตรง โดยหน่วยประมวลผล หรือผ่าน ทางพอร์ต JTAGPS ที่ประกอบด้วยส่วนประกอบหลาย รวมทั้งโปรแกรมประยุกต์การประมวลผลหน่วย (APU ซึ่งรวมถึงสมอง 2-A9ตัวประมวลผล), Interconnect ขั้นสูงไมโครคอนโทรลเลอร์บัสสถาปัตยกรรม (AMBA) ตัวควบคุมหน่วยความจำ DDR3 และตัวควบคุมอุปกรณ์ต่อพ่วงต่าง ๆ มีอินพุตและเอาต์พุต multiplexed ในพินเฉพาะ 54 (เรียกว่าMultiplexedI/O หรือหมุด MIO) ตัวควบคุมอุปกรณ์ต่อพ่วงที่ไม่มีอินพุตของพวกเขาและเชื่อมต่อกับ MIOหมุดสามารถแทนเส้นทางของ I/O ผ่าน PL ผ่านทางอินเทอร์เฟซแบบขยาย-MIO (EMIO) ตัวควบคุมอุปกรณ์ต่อพ่วงเชื่อมต่อกับตัวประมวลผลเป็นทาสผ่านแอมบาการเชื่อมต่อ และประกอบด้วยตัวควบคุมที่สามารถอ่านและเขียนได้ลงทะเบียนที่อยู่แอดเดรสในพื้นที่หน่วยความจำของโปรเซสเซอร์ ตรรกะโปรแกรมยังเชื่อมต่อกับการเชื่อมต่อเป็นทาส และออกแบบสามารถใช้หลายแกนใน FPGA ผ้าให้แต่ละคนประกอบด้วยทะเบียนควบคุมแอดเดรส นอกจากนี้ แกนที่นำมาใช้ในการ PL สามารถเรียก interrupts การประมวลผล(ไม่แสดงในการเชื่อมต่อ) และทำ DMA accesses ที่หน่วยความจำ DDR3

ผลลัพธ์ (ไทย) 2:

รหัส PL เกือบจะเหมือนกับกับ Xilinx 7 ชุด Artix FPGA ยกเว้นว่ามันมีพอร์ตทุ่มเทหลายคนและรถโดยสาร
ว่าทั้งคู่แน่นไปยัง PS รหัส PL ยังไม่ได้มีการกำหนดค่าฮาร์ดแวร์เช่นเดียวกับทั่วไป 7 ชุด
FPGA และจะต้องมีการกำหนดค่าอย่างใดอย่างหนึ่งได้โดยตรงโดยหน่วยประมวลผลหรือผ่านทางพอร์ต JTAG
ปประกอบด้วยองค์ประกอบหลายอย่างรวมทั้งหน่วยประมวลผลแอพลิเคชัน (APU ซึ่งรวมถึง 2 Cortex-A9
โปรเซสเซอร์) แอดวานซ์ไมโครคอนโทรลเลอร์รถประจำทางสถาปัตยกรรม (AMBA) การเชื่อมต่อ, ตัวควบคุมหน่วยความจำ DDR3 และ
ควบคุมอุปกรณ์ต่อพ่วงต่างๆที่มีปัจจัยการผลิตและผลของพวกเขา multiplexed 54 ทุ่มเท หมุด (เรียกว่า
MultiplexedI / O หรือหมุด MIO)
ตัวควบคุมอุปกรณ์ต่อพ่วงที่ไม่ได้มีปัจจัยการผลิตและผลที่เชื่อมต่อกับ MIO ของพวกเขา หมุดสามารถแทนเส้นทางของพวกเขาผม / O ผ่าน PL ผ่าน-MIO ขยายอินเตอร์เฟซ (EMIO) ตัวควบคุมอุปกรณ์ต่อพ่วง
ที่เชื่อมต่อกับตัวประมวลผลเป็นทาสทางเชื่อมต่อระหว่างกัน AMBA และมีอ่าน / เขียนได้ควบคุม
การลงทะเบียนที่มีแอดเดรสในพื้นที่หน่วยความจำหน่วยประมวลผล ' ตรรกะโปรแกรมได้นอกจากนี้ยังมีการเชื่อมต่อกับ
การเชื่อมต่อเป็นทาสและการออกแบบสามารถใช้หลายแกนในผ้า FPGA ที่ว่าแต่ละยังมี
การลงทะเบียนการควบคุมแอดเดรส นอกจากนี้แกนนำมาใช้ใน PL สามารถเรียกขัดจังหวะการประมวลผล
(การเชื่อมต่อที่ไม่ได้แสดงในรูปที่. 3) และดำเนินการ DMA เข้าถึงหน่วยความจำ DDR3 ตัวควบคุมอุปกรณ์ต่อพ่วง ที่เชื่อมต่อกับตัวประมวลผลเป็นทาสทางเชื่อมต่อระหว่างกัน AMBA และมีอ่าน / เขียนได้ควบคุมการลงทะเบียนที่มีแอดเดรสในพื้นที่หน่วยความจำหน่วยประมวลผล ' ตรรกะโปรแกรมได้นอกจากนี้ยังมีการเชื่อมต่อกับการเชื่อมต่อเป็นทาสและการออกแบบสามารถใช้หลายแกนในผ้า FPGA ที่ว่าแต่ละยังมีการลงทะเบียนการควบคุมแอดเดรส นอกจากนี้แกนนำมาใช้ใน PL สามารถเรียกขัดจังหวะการประมวลผล(การเชื่อมต่อที่ไม่ได้แสดงในรูปที่. 3) และดำเนินการ DMA เข้าถึงหน่วยความจำ DDR3 ตัวควบคุมอุปกรณ์ต่อพ่วง ที่เชื่อมต่อกับตัวประมวลผลเป็นทาสทางเชื่อมต่อระหว่างกัน AMBA และมีอ่าน / เขียนได้ควบคุมการลงทะเบียนที่มีแอดเดรสในพื้นที่หน่วยความจำหน่วยประมวลผล ' ตรรกะโปรแกรมได้นอกจากนี้ยังมีการเชื่อมต่อกับการเชื่อมต่อเป็นทาสและการออกแบบสามารถใช้หลายแกนในผ้า FPGA ที่ว่าแต่ละยังมีการลงทะเบียนการควบคุมแอดเดรส นอกจากนี้แกนนำมาใช้ใน PL สามารถเรียกขัดจังหวะการประมวลผล(การเชื่อมต่อที่ไม่ได้แสดงในรูปที่. 3) และดำเนินการ DMA เข้าถึงหน่วยความจำ DDR3 ตรรกะโปรแกรมได้นอกจากนี้ยังมีการเชื่อมต่อกับ การเชื่อมต่อเป็นทาสและการออกแบบสามารถใช้หลายแกนในผ้า FPGA ที่ว่าแต่ละยังมีการลงทะเบียนการควบคุมแอดเดรส นอกจากนี้แกนนำมาใช้ใน PL สามารถเรียกขัดจังหวะการประมวลผล(การเชื่อมต่อที่ไม่ได้แสดงในรูปที่. 3) และดำเนินการ DMA เข้าถึงหน่วยความจำ DDR3 ตรรกะโปรแกรมได้นอกจากนี้ยังมีการเชื่อมต่อกับ การเชื่อมต่อเป็นทาสและการออกแบบสามารถใช้หลายแกนในผ้า FPGA ที่ว่าแต่ละยังมีการลงทะเบียนการควบคุมแอดเดรส นอกจากนี้แกนนำมาใช้ใน PL สามารถเรียกขัดจังหวะการประมวลผล(การเชื่อมต่อที่ไม่ได้แสดงในรูปที่. 3) และดำเนินการ DMA เข้าถึงหน่วยความจำ DDR3

ผลลัพธ์ (ไทย) 3:

PL เป็นเกือบเหมือน 7-series artix วงจรเอฟพีจีเอ ยกเว้นว่ามันประกอบด้วยหลายพอร์ตและรถโดยสารโดยเฉพาะที่แน่นๆ คู่กับ PS . คุณยังไม่ได้มีการปรับแต่งฮาร์ดแวร์เดียวกันเป็นปกติ 7-seriesFPGA และจะต้องกำหนดค่าให้โดยตรง โดยประมวลผลหรือผ่านทาง jtag พอร์ตปล . ประกอบด้วยองค์ประกอบหลายอย่าง รวมทั้งการประยุกต์การประมวลผล Unit ( APU ซึ่งรวมถึง 2 cortex-a9โปรเซสเซอร์ ) สถาปัตยกรรมรถบัสไมโครคอนโทรลเลอร์ขั้นสูง ( Amba ) 3 DDR3 หน่วยความจำ , ควบคุม , และควบคุมอุปกรณ์ต่อพ่วงต่าง ๆ ของอินพุตและเอาต์พุตเฉพาะมัลติเพลกซ์ 54 พิน ( เรียกว่าmultiplexedi / O หรือมิโอะหมุด ) อุปกรณ์ต่อพ่วงควบคุมที่ไม่ได้มีอินพุตและเอาต์พุต เชื่อม ต่อ กับ มิโอะหมุดจะแทนเส้นทางของ I / O ผ่าน PL ผ่านขยาย มิโอะ ( emio ) อินเตอร์เฟซ ควบคุมอุปกรณ์ต่อพ่วงเชื่อมต่อกับโปรเซสเซอร์เป็นทาสผ่าน Amba interconnect และอ่าน / เขียน ได้มีการควบคุมทะเบียนที่มีแอดเดรสในพื้นที่หน่วยความจำหน่วยประมวลผล ' ตรรกะโปรแกรมยังเชื่อมต่อ( เป็นทาส และการออกแบบที่สามารถใช้แกนหลายในอุตสาหกรรมผ้าแต่ละก็จะมีทะเบียนควบคุมการสะสม . นอกจากนี้คุณสามารถเรียกใช้แกนในการขัดจังหวะการโปรเซสเซอร์( การเชื่อมต่อไม่แสดงในรูปที่ 3 ) และดำเนินการโดย DMA เข้าถึงหน่วยความจำ