The reliability modelling of RAM/RO

The reliability modelling of RAM/ROM fault tolerant memories

This paper defines two classes of RAM/ROM chip-pin failures which are then taken into consideration in the reliability analysis of single error correcting random access memories (SEC-RAMs), designed with memory chips having a specified word-length. The analysis is based on three memory-chip failure models which take into account the impact of memory-cell failures on the bit, sub-array and chip-array levels. The analytical expression developed are used in the reliability analysis of various memory designs with single-error correcting capabilities.

ผลลัพธ์ (ไทย) 1:

สร้างแบบจำลองความน่าเชื่อถือของความทรงจำ tolerant ข้อบกพร่อง RAM/ROMเอกสารนี้กำหนดสองชั้นเรียนของความล้มเหลวของชิพิน RAM/ROM ที่มีแล้วนำมาพิจารณาในการวิเคราะห์ความน่าเชื่อถือของข้อผิดพลาดเดียวที่แก้ไขความทรงจำหน่วยความจำเข้าถึงโดยสุ่ม (SEC-RAMs), การออกแบบที่ มีชิปหน่วยความจำมีคำความยาวที่ระบุ การวิเคราะห์เป็นไปตามสาม chip หน่วยความจำล้มเหลวรุ่นซึ่งคำนึงถึงผลกระทบของความล้มเหลวของเซลล์หน่วยความจำในระดับบิต อาร์เรย์ย่อย และชิเรย์ นิพจน์การวิเคราะห์พัฒนาที่ใช้ในการวิเคราะห์ความน่าเชื่อถือการออกแบบหน่วยความจำต่าง ๆ ที่มีความสามารถแก้ไขข้อผิดพลาดเดียว

ผลลัพธ์ (ไทย) 2:

แบบจำลองความน่าเชื่อถือของความทรงจำที่ใจกว้างความผิด RAM / ROM กระดาษนี้กำหนดสองชั้นเรียนของ RAM / ROM ความล้มเหลวของชิปขาซึ่งจะถูกนำเข้าสู่การพิจารณาในการวิเคราะห์ความน่าเชื่อถือของข้อผิดพลาดเดียวแก้ไขความทรงจำเข้าถึงโดยสุ่ม ( ก.ล.ต. -เรียงกัน) การออกแบบที่มีชิปหน่วยความจำ มีคำที่มีความยาวที่ระบุ การวิเคราะห์จะขึ้นอยู่กับรุ่นที่สามชิปหน่วยความจำความล้มเหลวที่จะคำนึงถึงผลกระทบของความล้มเหลวของหน่วยความจำมือถือในบิตย่อยอาร์เรย์และชิปอาร์เรย์ระดับ การแสดงออกในการวิเคราะห์การพัฒนาที่ใช้ในการวิเคราะห์ความน่าเชื่อถือของหน่วยความจำต่างๆการออกแบบที่มีความสามารถเดียวแก้ไขข้อผิดพลาด

ผลลัพธ์ (ไทย) 3:

ความน่าเชื่อถือของ RAM / ROM แบบผิดใจกว้างความทรงจำเอกสารนี้กำหนดสองประเภทของ RAM / ROM ขาชิปล้มเหลวซึ่งแล้วนำมาพิจารณาในการวิเคราะห์ความน่าเชื่อถือของข้อผิดพลาดเดียวแก้ไขความทรงจำเข้าถึงโดยสุ่ม ( แกะวินาที ) , ออกแบบชิปหน่วยความจำที่มีคำที่ระบุความยาว การวิเคราะห์จะขึ้นอยู่กับสามชิปหน่วยความจำความล้มเหลวแบบจำลองที่คำนึงถึงผลกระทบของความล้มเหลวเซลล์หน่วยความจำในบิตอาร์เรย์ย่อยและระดับเรย์ชิป การวิเคราะห์การแสดงออกที่พัฒนาขึ้นใช้ในการวิเคราะห์ความเชื่อถือได้ของแบบความทรงจำต่างๆที่มีข้อผิดพลาดเดียวแก้ไขความสามารถ