Architecture of data flow computer

Architecture of data flow computer proposed at the Department of Computers and Informatics, Faculty of Electrical Engineering and Informatics, Technical University of Košice is a representative of computer-ona- chip approach, which combines paradigm of computing with data driven computation model with principles of tile computing.
Architecture consists of elements with simple design, represented by processing elements (PE) and Input /Output elements (IO). Architecture also comprises of local interconnection network spread across the chip for local communication and global interconnection network for data flow graph mapping Fig. 1.
Processing elements are arranged in accordance with tile computing paradigm into bi-directional mesh of 8 ื 8 processing elements across the whole chip, forming processing array (PA). Each PE integrates activation frames store as the storage of activation frames, arithmetic and logic unit for instructions execution and control unit. All PEs are unified general purpose computing units with simple design as well as I/O elements which are also simple and unified units.
Input/Output (IO) elements connected to the pins of the chip are localized at the edges of processing array.
I/Os are used not only for communication with surrounding equipment of computer, but also allow creation of multichip computer architectures, where I/Os on different chips are creating bridges between processing elements of different processing arrays Fig.

ผลลัพธ์ (ไทย) 1:

สถาปัตยกรรมของคอมพิวเตอร์ขั้นตอนข้อมูลการนำเสนอที่ภาควิชาคอมพิวเตอร์ และสารสนเทศ คณะวิศวกรรมไฟฟ้า และ สารสนเทศ มหาวิทยาลัยเทคนิค Košice เป็นตัวแทนของวิธี ona ปคอมพิวเตอร์ ซึ่งรวมกระบวนทัศน์ของการประมวลผลข้อมูลการขับเคลื่อนรูปแบบการคำนวณ มีหลักคำนวณกระเบื้องสถาปัตยกรรมประกอบด้วยการออกแบบง่าย แสดง โดยใช้องค์ประกอบ (PE) และองค์ประกอบป้อน /Output (IO) ในการประมวลผลด้วย สถาปัตยกรรมยังประกอบด้วยเครือข่ายเชื่อมต่อท้องถิ่นที่แพร่กระจายไปทั่วชิสำหรับการสื่อสารภายในและเครือข่ายที่เชื่อมต่อทั่วโลกสำหรับกราฟการไหลข้อมูลที่แม็ป Fig. 1ประมวลผลองค์ประกอบจัดเรียงตามไพ่คอมพิวเตอร์กระบวนทัศน์เป็นตาข่ายทิศ 8 ื 8 ประมวลผลองค์ประกอบทั้งชิพทั้งหมด ขึ้นรูปแปรรูปเรย์ (PA) PE แต่ละรวมเรียกใช้เฟรมเก็บเป็นเก็บเรียกใช้เฟรม หน่วยคำแนะนำการดำเนินการทางคณิตศาสตร์และตรรกะและหน่วยควบคุม ทั้งหมด PEs มีหน่วยคอมพิวเตอร์วัตถุประสงค์ทั่วไปประกอบการออกแบบอย่างเป็นองค์ประกอบของ I/O ซึ่งมีเรื่อง และรวมชื่อหน่วยอินพุต/เอาท์พุต (IO) องค์ประกอบที่เชื่อมต่อกับพินของชิปที่แปลที่ขอบของแถวลำดับการประมวลผล รับเข้าใช้สำหรับสื่อสารกับอุปกรณ์รอบข้างคอมพิวเตอร์ไม่เท่านั้น แต่ยัง สามารถสร้างสถาปัตยกรรมคอมพิวเตอร์ multichip ที่รับเข้าในชิต่าง ๆ กำลังสร้างสะพานระหว่างประมวลผลองค์ประกอบของการประมวลผลต่าง ๆ อาร์เรย์ฟิก

ผลลัพธ์ (ไทย) 3:

สถาปัตยกรรมของการไหลของข้อมูลคอมพิวเตอร์เสนอที่ภาควิชาคอมพิวเตอร์และสารสนเทศ คณะวิศวกรรมไฟฟ้าและสารสนเทศ , น้ำแข็งšเกาะทางเทคนิคมหาวิทยาลัยเป็นตัวแทนของ ONA - คอมพิวเตอร์แบบชิป ซึ่งรวมกระบวนทัศน์ของคอมพิวเตอร์กับข้อมูลขับเคลื่อนการคำนวณแบบหลักการคำนวณกระเบื้อง
สถาปัตยกรรมประกอบด้วยธาตุ ด้วยการออกแบบที่เรียบง่ายแสดงโดยองค์ประกอบการประมวลผล ( PE ) และอินพุต / เอาต์พุตองค์ประกอบ ( IO ) สถาปัตยกรรมการเชื่อมต่อเครือข่ายท้องถิ่นยังประกอบด้วยการแพร่กระจายในชิปสำหรับการสื่อสารเครือข่ายโทรศัพท์เคลื่อนที่ทั่วโลกและท้องถิ่นสำหรับข้อมูลการไหลของกราฟการทำแผนที่
รูปที่ 1 .องค์ประกอบของการประมวลผลจะถูกจัดเรียงตามกระบวนทัศน์เป็นตาข่ายสองกระเบื้องคอมพิวเตอร์ 8 ื 8 องค์ประกอบการประมวลผลในชิปประมวลผลทั้งหมด สร้างอาร์เรย์ ( PA ) แต่ละร้านใช้ PE รวมเฟรมเป็นกระเป๋าของโครงการหน่วยคณิตศาสตร์และตรรกะสำหรับหน่วยปฏิบัติการและควบคุมคำสั่งทั้งหมดวัตถุประสงค์ทั่วไปคอมพิวเตอร์หน่วย PES เป็นปึกแผ่นด้วยออกแบบที่เรียบง่ายเช่นเดียวกับองค์ประกอบของ I / O ซึ่งยังหน่วยง่ายและรวม
อินพุต / เอาต์พุต ( IO ) องค์ประกอบที่เชื่อมต่อกับขาของชิพประมวลผล ถิ่นที่ขอบของเรย์
I / O ที่ใช้ไม่เพียง แต่สำหรับการสื่อสารกับอุปกรณ์รอบข้างคอมพิวเตอร์ แต่ยังอนุญาตให้สร้าง multichip สถาปัตยกรรมคอมพิวเตอร์ที่ฉัน / OS บนชิปที่แตกต่างกันจะสร้างสะพานระหว่างการประมวลผลองค์ประกอบของการประมวลผลข้อมูลภาพที่แตกต่างกัน