For the collector-feedback biased n

For the collector-feedback biased npn transistor circuit in Figure 16-1, the dc load line crosses the horizontal axis on the collector characteristic curve plot at a value of collector-emitter voltage (V_CE) equal to V_CC (I_C=0). It crosses the vertical axis ata value of collector curret(I_C) equal toV_CC/R_C (V_CE=0).

ผลลัพธ์ (ไทย) 1:

สำหรับการรวบรวมคำติชมภาพวงจรทรานซิสเตอร์ npn ในรูป 16-1 เส้นโหลด dc ตัดกับแกนแนวนอนบนพล็อตเส้นโค้งลักษณะเก็บค่าของตัวเก็บรวบรวมตัวส่งแรงดัน (V_CE) เท่ากับ V_CC (I_C = 0) มันตัดค่า ata แกนแนวตั้งของตัวเก็บรวบรวม curret(I_C) เท่ากับ toV_CC/R_C (V_CE = 0)

ผลลัพธ์ (ไทย) 2:

สำหรับข้อเสนอแนะสะสมลำเอียงวงจรทรานซิสเตอร์ NPN ในรูปที่ 16-1 สายโหลด dc ข้ามแกนนอนบนพล็อตเส้นโค้งลักษณะที่เก็บค่าของแรงดันไฟฟ้าเก็บ-อีซีแอล (V_CE) เท่ากับ V_CC (I_C = 0) มันข้าม ATA ค่าแกนแนวตั้งของสะสม curret (I_C) toV_CC เท่ากับ / r_c (V_CE = 0)

ผลลัพธ์ (ไทย) 3:

สำหรับนักสะสม NPN ทรานซิสเตอร์วงจรในรูปความคิดเห็นที่ลำเอียงต่อ , ดีซีโหลดบรรทัดข้ามแกนแนวนอนในลักษณะโค้งเก็บพล็อตที่มูลค่าการสะสมแรงดัน ( v_ce อีซี ) เท่ากับ v_cc ( i_c = 0 ) มันตัดแกนตั้ง ATA มูลค่า curret สะสม ( i_c ) r_c tov_cc / เท่ากับ ( v_ce = 0 )