the bottleneck of the system. In or

the bottleneck of the system. In order to speed up the
operation of the multiplier, radix-4 modified Booth
encoding was utilized [5]. Since the adders and subtractors
have only minor contribution to the critical path, they
were implemented using basic ripple carry structure. The
complete signal synthesizer architecture is given in Figure
3. It consists of the complex multiplier presented
above, two register files (one for the feedback values, and
one for the coefficients), and a FSM to control the operation.
The signal synthesizer architecture was synthesized
for a 0.35 mm 3.3 V 4-metal n-well CMOS-process.
According to the results the maximum system clock frequency
is 80 MHz. The total area is 12,000 logic gates.
The extra logic required for the implementation of the
above presented amplitude control method results into an
area increment of approximately 13%.
The synthesis results for a 16-bit digital synthesizer are
presented in Table 1. The table also gives the performance
of two other angle rotation based signal synthesizer
methods for comparison purposes. As can be seen from
the Table 1. the performance of the complex multiplier
based synthesizer is competitive with the other designs.
A clear advantage of this approach over the conventional
ones is that the architecture is most suitable for resource
sharing. If the complex multiplier is not required for signal
synthesis, it can be used for general complex computation
purposes.

ผลลัพธ์ (ไทย) 1:

คอขวดของระบบ เพื่อเร่งการการดำเนินงานของตัวคูณ ฐาน-4 ปรับเปลี่ยนบูธการเข้ารหัสถูกใช้งาน [5] Adders และ subtractorsมีเส้นทางสำคัญ เฉพาะรองเงินสมทบนั้นได้ดำเนินการโดยใช้โครงสร้างมีระลอกคลื่นพื้นฐาน ที่ทำให้สถาปัตยกรรมเครื่องสังเคราะห์เสียงสัญญาณในรูปที่3.ประกอบด้วยตัวคูณซับซ้อนที่นำเสนอเหนือ สองลงทะเบียนแฟ้ม (สำหรับค่าความคิดเห็น และหนึ่งสำหรับสัมประสิทธิ์), และแบ่งเป็นสองพวกเพื่อควบคุมการดำเนินการสถาปัตยกรรมเครื่องสังเคราะห์เสียงสัญญาณเป็นเสียงสังเคราะห์สำหรับ 0.35 มม. 3.3 V โลหะ 4 n ดี CMOS-กระบวนการตามผลความถี่นาฬิกาของระบบสูงสุดเป็น 80 MHz พื้นที่ทั้งหมด 12000 ตรรกะประตูได้ตรรกะเสริมที่จำเป็นสำหรับการดำเนินงานของการด้านบนแสดงคลื่นควบคุมผลวิธีการในการตั้งเพิ่มประมาณ 13%ผลการสังเคราะห์การสังเคราะห์เสียงแบบดิจิตอล 16 บิตแสดงในตารางที่ 1 ตารางยังให้ประสิทธิภาพการทำงานของสองอื่น ๆ มุมหมุนตามสัญญาณเครื่องสังเคราะห์เสียงวิธีสำหรับการเปรียบเทียบ สามารถเห็นได้จากตาราง 1 ประสิทธิภาพของตัวคูณซับซ้อนสังเคราะห์เสียงโดยจะแข่งขัน ด้วยการออกแบบอื่น ๆข้อดีชัดเจนของวิธีการนี้มากกว่าแบบธรรมดาคนคือสถาปัตยกรรมเหมาะสมที่สุดสำหรับทรัพยากรใช้ร่วมกัน ถ้าตัวคูณซับซ้อนไม่จำเป็นสำหรับสัญญาณสังเคราะห์ สามารถใช้สำหรับการคำนวณที่ซับซ้อนทั่วไปวัตถุประสงค์

ผลลัพธ์ (ไทย) 2:

คอขวดของระบบ เพื่อเพิ่มความเร็วใน
การทำงานของตัวคูณ, สมุฎฐาน-4 แก้ไขบูธ
เข้ารหัสถูกนำมาใช้ [5] ตั้งแต่งูและ subtractors
มีส่วนร่วมเพียงเล็กน้อยไปยังเส้นทางที่สำคัญพวกเขา
ถูกนำมาใช้โดยใช้ระลอกดำเนินการโครงสร้างพื้นฐาน
สัญญาณที่สมบูรณ์สถาปัตยกรรมสังเคราะห์จะได้รับในรูปที่
3 มันประกอบด้วยตัวคูณที่ซับซ้อนที่นำเสนอ
ข้างต้นสองไฟล์ลงทะเบียน (สำหรับค่าความคิดเห็นและ
หนึ่งสำหรับค่าสัมประสิทธิ์) และเอฟเอสเพื่อควบคุมการทำงาน.
สถาปัตยกรรมสัญญาณซินถูกสังเคราะห์
สำหรับ 0.35 มม 3.3 V 4 โลหะ n -Well CMOS กระบวนการ.
ตามผลความถี่สัญญาณนาฬิกาของระบบสูงสุด
คือ 80 MHz รวมเป็นพื้นที่ 12,000 ประตูตรรกะ.
ตรรกะพิเศษที่จำเป็นสำหรับการดำเนินงานของ
ที่นำเสนอข้างต้นผลวิธีการควบคุมความกว้างเข้าไปใน
พื้นที่เพิ่มขึ้นประมาณ 13%.
ผลการสังเคราะห์ 16 บิตสังเคราะห์ดิจิตอล
นำเสนอในตารางที่ 1 ตารางที่ ยังช่วยให้ประสิทธิภาพ
ของการหมุนมุมอีกสองตามสัญญาณสังเคราะห์
วิธีการเพื่อการเปรียบเทียบ ที่สามารถมองเห็นได้จาก
ตารางที่ 1 ประสิทธิภาพการทำงานของตัวคูณที่ซับซ้อน
สังเคราะห์ตามคือการแข่งขันกับการออกแบบอื่น ๆ .
ประโยชน์ที่ชัดเจนของวิธีการในช่วงการชุมนุมนี้
คนก็คือสถาปัตยกรรมที่เหมาะสมที่สุดสำหรับทรัพยากร
ที่ใช้ร่วมกัน ถ้าคูณที่ซับซ้อนไม่จำเป็นสำหรับสัญญาณ
การสังเคราะห์ก็สามารถนำมาใช้ในการคำนวณที่ซับซ้อนทั่วไป
วัตถุประสงค์

ผลลัพธ์ (ไทย) 3:

คอขวดของระบบ เพื่อเพิ่มความเร็วในการทำงานของ radix-4
คูณ , ดัดแปลงบูธ
การเข้ารหัสที่ใช้ [ 5 ] ตั้งแต่เพิ่มเติม subtractors
มีเพียงเล็กน้อยและมีส่วนทำให้เกิดวิกฤติ พวกเขาดำเนินการกระเพื่อมขั้นพื้นฐาน
มีโครงสร้าง
สมบูรณ์สัญญาณซินเป็นสถาปัตยกรรมที่ให้ในรูป
3 มันประกอบด้วยตัวคูณที่ซับซ้อนนำเสนอ
ข้างบนสองไฟล์ลงทะเบียน ( สำหรับความคิดเห็น และค่านิยม
สำหรับสัมประสิทธิ์ ) และในการควบคุมการดำเนินงาน สัญญาณสังเคราะห์ซิน

สำหรับสถาปัตยกรรม 0.35 มม. 3.3 V 4-metal ะกระบวนการ CMOS .
ตามผลสูงสุดระบบความถี่นาฬิกา
80 MHz พื้นที่รวมเป็น 12000 โลจิกเกท .
เหตุผลพิเศษที่จำเป็นสำหรับการดำเนินงานของ
ข้างต้นแสดงผลของวิธีควบคุมในพื้นที่เพิ่มขึ้นประมาณ 13 %
.
การสังเคราะห์ผลซินธิไซเซอร์ดิจิตอล 16 บิต
นำเสนอในตารางที่ 1 ตารางนอกจากนี้ยังให้ประสิทธิภาพ
ของอีกสองมุมหมุนตามสัญญาณซิน
วิธีการเพื่อวัตถุประสงค์ในการเปรียบเทียบ ดังจะเห็นได้จาก
โต๊ะ 1 ประสิทธิภาพของ
ตัวคูณที่ซับซ้อนที่ใช้ซินธิไซเซอร์แข่งขันกับลายอื่นๆ ข้อดีของวิธีการนี้
ชัดเจนกว่าเดิม
คือว่าเป็นสถาปัตยกรรมที่เหมาะสมที่สุดสำหรับทรัพยากร
แบ่งปัน ถ้าตัวคูณที่ซับซ้อนไม่จําเป็นสําหรับการสังเคราะห์สัญญาณ
, มันสามารถใช้เพื่อวัตถุประสงค์ในการคำนวณ
ซับซ้อนทั่วไป