Three-dimensional (3D) chip integra

Three-dimensional (3D) chip integration with throughsilicon-vias (TSV’s) can enable system benefits of enhanced performance, power efficiency, and cost reduction leveraging micro-architecture designs such as 2.5D silicon packages and 3D die stacks. 2.5D silicon packages and 3D die stacks structures integrated in modules each have unique technical challenges but each can provide system benefits including lower latency and higher bandwidth compared to traditional packaging solutions.

ผลลัพธ์ (ไทย) 1:

ชิสามมิติ (3D) รวมกับ throughsilicon-vias (TSV ของ) สามารถเปิดใช้งานระบบทรงประสิทธิภาพขั้นสูง ประสิทธิภาพพลังงาน และลดต้นทุนที่ใช้ออกแบบสถาปัตยกรรมไมโครเช่นแพคเกจซิลิคอน 2.5D และ 3D ตาย กอง แพคเกจซิลิคอน 2.5D และ 3D ตายกองโครงสร้างรวมในโมดูได้เฉพาะเทคนิคความท้าทายแต่ละสามารถให้ระบบผลประโยชน์เวลาแฝงต่ำลงและแบนด์วิดธ์ที่สูงขึ้นเมื่อเทียบกับบรรจุภัณฑ์แบบดั้งเดิม

ผลลัพธ์ (ไทย) 2:

สามมิติ (3D) บูรณาการกับชิป throughsilicon-จุดแวะ (TSV) ที่สามารถเปิดใช้งานระบบผลประโยชน์ของประสิทธิภาพที่เพิ่มขึ้นอย่างมีประสิทธิภาพพลังงานและลดค่าใช้จ่ายการใช้ประโยชน์จากการออกแบบสถาปัตยกรรมไมโครเช่นแพคเกจซิลิกอน 2.5D และ 3D กองตาย แพคเกจซิลิกอน 2.5D และ 3D ตายโครงสร้างกองรวมอยู่ในโมดูลแต่ละคนมีความท้าทายทางเทคนิคที่ไม่ซ้ำกัน แต่แต่ละคนจะสามารถให้ผลประโยชน์รวมทั้งระบบแฝงลดลงและแบนด์วิดธ์ที่สูงขึ้นเมื่อเทียบกับโซลูชั่นบรรจุภัณฑ์แบบดั้งเดิม

ผลลัพธ์ (ไทย) 3:

สามมิติ ( 3D ) ชิปรวมกับ throughsilicon Vias ( TSV ) สามารถใช้ประโยชน์ของระบบการปฏิบัติงาน เพิ่มประสิทธิภาพ พลังงาน และการลดต้นทุนด้านการออกแบบสถาปัตยกรรม ไมโคร เช่น ซิลิคอนและมุมมองแพคเกจ 3D ตายกอง . 2 .5D ซิลิคอนแพคเกจและ 3D ตายกองโครงสร้างแบบโมดูลแต่ละมีเอกลักษณ์ความท้าทายทางเทคนิค แต่แต่ละสามารถให้ประโยชน์ รวมทั้งระบบลดเวลาและแบนด์วิดธ์ที่สูงเมื่อเทียบกับบรรจุภัณฑ์แบบดั้งเดิมโซลูชั่น