Independent PICs designers that use

Independent PICs designers that use these CMOS technologies will face foundry IC process confidentiality.In fact, only design rules and a few aspects of electrical rules are available. Details of process parameters, such as n-well, field and threshold voltage adjustment implants concentrations and energies, drive-in time and temperature, etc.,are part of restricted documentation, not accessible fordesign purposes outside the foundry. Designing semiconductor
devices without approximate values for crosssection dimensions and process parameters (i.e. substrate resistivity, diffusions and implants doping profiles, distance between layers above silicon and corresponding thickness) requires a high number of test structures per prototype and
long prototyping cycles, together with a significant increase of development phase cost. Thus, it is crucial to find, at least, an approximation of the above mentioned characteristics, in order to reduce cost and time in the development of new HV solutions for CMOS technology, either resorting to two-dimensional simulators or to analytical models.

ผลลัพธ์ (ไทย) 1:

นักออกแบบอิสระภาพที่ใช้เทคโนโลยีเหล่านี้ CMOS จะหน้าหล่อ IC กระบวนการรักษาความลับ ในความเป็นจริง เท่านั้นออกกฎ และมีแง่มุมบางส่วนของกฎการไฟฟ้า รายละเอียดของพารามิเตอร์กระบวนการ เช่น ดี n ฟิลด์และขีดจำกัดแรงดันการปรับปรุงรากเทียมความเข้มข้นของ พลังงาน ไดรฟ์ในเวลา และอุณหภูมิ ฯลฯ เป็นส่วนหนึ่งของเอกสารจำกัด fordesign ไม่สามารถเข้าถึงวัตถุประสงค์นอกการหล่อ การออกแบบสารกึ่งตัวนำอุปกรณ์ โดยไม่มีค่าโดยประมาณสำหรับขนาด crosssection และพารามิเตอร์กระบวนการ (เช่นความต้านทานไฟฟ้าของพื้นผิว diffusions และเทียมยาสลบโปรไฟล์ ระยะระหว่างชั้นเหนือซิลิโคนและความหนาที่สอดคล้องกัน) ต้องมีจำนวนสูงของโครงสร้างทดสอบต่อต้น และรอบต้นแบบยาว พร้อมกับการเพิ่มของต้นทุนขั้นตอนการพัฒนา ดังนั้น มันเป็นสิ่งสำคัญเพื่อค้นหา น้อย การประมาณของลักษณะดังกล่าวข้างต้น เพื่อลดต้นทุนและเวลาในการพัฒนาโซลูชั่น HV ใหม่สำหรับเทคโนโลยี CMOS, resorting การจำลองสองมิติ หรือแบบจำลองเชิงวิเคราะห์

ผลลัพธ์ (ไทย) 2:

นักออกแบบ PICs อิสระที่ใช้เทคโนโลยี CMOS เหล่านี้จะต้องเผชิญกับความเป็นจริงหล่อ IC กระบวนการ confidentiality.In เพียงกฎในการออกแบบและบางแง่มุมของกฎไฟฟ้าที่มีอยู่ รายละเอียดของพารามิเตอร์กระบวนการเช่นความเข้มข้นของ N-ดีข้อมูลและการปรับแรงดันเกณฑ์การปลูกถ่ายและพลังงาน, ไดรฟ์ในเวลาและอุณหภูมิ ฯลฯ เป็นส่วนหนึ่งของเอกสารที่ถูก จำกัด วัตถุประสงค์ fordesign ไม่สามารถเข้าถึงได้นอกโรงหล่อ การออกแบบเซมิคอนดักเตอร์
อุปกรณ์ที่ไม่มีค่าประมาณสำหรับขนาด crosssection และพารามิเตอร์กระบวนการ (เช่นความต้านทานสารตั้งต้น diffusions และการปลูกถ่ายยาสลบโปรไฟล์, ระยะห่างระหว่างชั้นด้านบนซิลิกอนและความหนาที่สอดคล้องกัน) ต้องมีจำนวนที่สูงของโครงสร้างการทดสอบต่อต้นแบบและ
การสร้างต้นแบบยาวรอบด้วยกันอย่างมีนัยสำคัญ การเพิ่มขึ้นของค่าใช้จ่ายขั้นตอนการพัฒนา ดังนั้นจึงเป็นสิ่งสำคัญที่จะพบอย่างน้อยประมาณของลักษณะดังกล่าวข้างต้นเพื่อที่จะลดค่าใช้จ่ายและเวลาในการพัฒนาโซลูชั่นใหม่สำหรับ HV CMOS เทคโนโลยีทั้ง resorting เพื่อจำลองสองมิติหรือแบบจำลองการวิเคราะห์