PCI Express 3.0 Base specification revision 3.0 was made available in November 2010, after multiple delays. In August 2007, PCI-SIG announced that PCI Express 3.0 would carry a bit rate of 8 gigatransfers per second (GT/s), and that it would be backward compatible with existing PCIe implementations. At that time, it was also announced that the final specification for PCI Express 3.0 would be delayed until 2011.[26] New features for the PCIe 3.0 specification include a number of optimizations for enhanced signaling and data integrity, including transmitter and receiver equalization, PLL improvements, clock data recovery, and channel enhancements for currently supported topologies.[27]
Following a six-month technical analysis of the feasibility of scaling the PCIe interconnect bandwidth, PCI-SIG's analysis found out that 8 gigatransfers per second can be manufactured in mainstream silicon process technology, and can be deployed with existing low-cost materials and infrastructure, while maintaining full compatibility (with negligible impact) to the PCIe protocol stack.
PCIe 3.0 upgrades the encoding scheme to 128b/130b from the previous 8b/10b, reducing the overhead to approximately 1.54% ((130-128)/130), as opposed to the 20% of PCIe 2.0. This is achieved by a technique called "scrambling" that applies a known binary polynomial to a data stream in a feedback topology. Because the scrambling polynomial is known, the data can be recovered by running it through a feedback topology using the inverse polynomial.[28] PCIe 3.0's 8 GT/s bit rate effectively delivers 985 MB/s per lane, double PCIe 2.0 bandwidth. PCI-SIG expects the PCIe 3.0 specifications to undergo rigorous technical vetting and validation before being released to the industry. This process, which was followed in the development of prior generations of the PCIe Base and various form factor specifications, includes the corroboration of the final electrical parameters with data derived from test silicon and other simulations conducted by multiple members of the PCI-SIG.
On November 18, 2010, the PCI Special Interest Group officially published the finalized PCI Express 3.0 specification to its members to build devices based on this new version of PCI Express.[29]
AMD's latest flagship graphic card, the Radeon HD 7970, launched on January 9, 2012, was the world's first PCIe 3.0 graphic card.[30] Initial reviews suggest that the new interface would not improve graphic performance compared to earlier PCIe 2.0, which, at the time of writing, is still under-utilized. However, the new interface would prove advantageous when used for general purpose computing with technologies like OpenCL, CUDA and C++ AMP.[31]
PCI Express 3.0 ฐานข้อมูลการแก้ไข 3.0 ถูกสร้างขึ้นในพฤศจิกายน 2010 หลังจากที่เกิดความล่าช้าหลาย ในสิงหาคม 2007, PCI-SIG ประกาศว่า PCI Express 3.0 จะมีอัตราบิตจาก 8 gigatransfers ต่อวินาที (GT / s) และว่ามันจะเข้ากันได้กับการใช้งานที่มีอยู่ PCIe ในเวลานั้นมันก็ยังประกาศว่าสเปคขั้นสุดท้ายสำหรับ PCI Express 30 จะถูกเลื่อนออกไปจนกว่า 2011. [26] คุณสมบัติใหม่สำหรับ PCIe 3.0 ข้อกำหนดรวมถึงจำนวนของการเพิ่มประสิทธิภาพสำหรับการส่งสัญญาณที่ดีขึ้นและความสมบูรณ์ของข้อมูลรวมทั้งส่งและรับเท่าเทียมกันการปรับปรุง PLL, นาฬิกากู้คืนข้อมูลและการปรับปรุงช่องทางในการสนับสนุนในขณะนี้ topologies [27]
ดังต่อไปนี้หกเดือนการวิเคราะห์ทางเทคนิคเป็นไปได้ของการปรับขนาดแบนด์วิดธ์เชื่อมต่อระหว่างกัน PCIe การวิเคราะห์ PCI-SIG ที่พบว่า 8 gigatransfers ต่อวินาทีสามารถผลิตในกระบวนการเทคโนโลยีซิลิกอนที่สำคัญและสามารถนำไปใช้กับวัสดุที่ใช้ต้นทุนต่ำที่มีอยู่และโครงสร้างพื้นฐาน ขณะที่การรักษาความเข้ากันได้เต็มรูปแบบ (ไม่ส่งผลกระทบ) เพื่อสแต็คโปรโตคอล PCIe.
PCIe 30 อัพเกรดการเข้ารหัสรูปแบบเพื่อ 128b/130b จาก 8b/10b ก่อนหน้านี้ลดค่าใช้จ่ายประมาณ 1.54% ((130-128) / 130) เมื่อเทียบกับ 20% ของ PCIe 2.0 นี่คือความสำเร็จโดยใช้เทคนิคที่เรียกว่า "กุญแจ" ที่ใช้พหุนามไบนารีที่เป็นที่รู้จักในการสตรีมข้อมูลในโครงสร้างข้อเสนอแนะ เพราะพหุนาม scrambling เป็นที่รู้จักกัน,ข้อมูลที่สามารถกู้คืนโดยการทำงานผ่านโครงสร้างข้อเสนอแนะการใช้พหุนามผกผัน. [28] อัตราบิต PCIe 3.0 's 8 GT / s ได้อย่างมีประสิทธิภาพให้ 985 MB / s ต่อเลนแบนด์วิดท์คู่ PCIe 2.0 PCI-SIG คาด PCIe 3.0 ข้อกำหนดที่จะรับการเบิกความทางเทคนิคและการตรวจสอบอย่างเข้มงวดก่อนที่จะถูกปล่อยออกมาเพื่ออุตสาหกรรม กระบวนการนี้ซึ่งตามมาในการพัฒนาของคนรุ่นก่อนของฐาน PCIe และข้อกำหนดปัจจัยรูปแบบต่างๆรวมถึงการยืนยันจากค่าไฟฟ้าครั้งสุดท้ายกับข้อมูลที่ได้มาจากซิลิกอนทดสอบและแบบจำลองอื่น ๆ ที่ดำเนินการโดยสมาชิกหลาย PCI-SIG.
เมื่อ 18 พฤศจิกายน , 2010, PCI กลุ่มผลประโยชน์พิเศษเผยแพร่อย่างเป็นทางการสรุป PCI Express 30 ข้อกำหนดให้แก่สมาชิกในการสร้างอุปกรณ์ขึ้นอยู่กับรุ่นใหม่นี้ของ PCI Express. [29]
เรือธงการ์ด AMD ล่าสุดของกราฟิก Radeon HD 7970 โดยเปิดตัว 9 มกราคม 2012 เป็นโลกการ์ด PCIe แรก 3.0 กราฟิก. [30 ] ความคิดเห็นเริ่มต้นชี้ให้เห็นว่าอินเตอร์เฟซใหม่จะไม่ปรับปรุงประสิทธิภาพการทำงานกราฟิกเมื่อเทียบกับก่อนหน้านี้ PCIe 2.0 ซึ่งในขณะที่เขียนยังคงภายใต้การใช้แต่อินเตอร์เฟซใหม่ที่จะพิสูจน์ได้ว่าข้อได้เปรียบเมื่อนำมาใช้สำหรับการใช้คอมพิวเตอร์เพื่อวัตถุประสงค์ทั่วไปด้วยเทคโนโลยีเช่น OpenCL, CUDA และแอมป์ค. [31]
การแปล กรุณารอสักครู่..